薄栅氧化层经时击穿的参数表征研究

刘红侠 郝 跃

(西安电子科技大学微电子研究所,西安 710071) (1999年10月25日收到;1999年11月20日收到修改稿)

在恒压应力条件下测试了薄栅氧化层的击穿特性,研究了 TDDB 的击穿机理,讨论了栅氧化层面积对击穿特性的影响.对击穿电荷 Q_{ID}进行了实验测试和分析结果表明:击穿电荷 Q_{ID}不是常数,它依赖栅氧化层面积和栅电压. 对相关系数进行了拟合 给出了 Q_{ID}的解析表达式.

PACC: 7360H; 0710; 7220J

1 引 言

随着超大规模集成电路尺寸按比例缩小 对于高 可靠性薄栅氧化层的要求日益提高,当讨论到在 VI_-SI 中出现的问题时 注意力应该首先放在薄栅氧化层 上.因为它与介质的经时击穿(Time Dependent Dielectirc Breakdown TDDB 以及热载流子退化密切相关, 因此需要有高质量高可靠性的 SiO, 介质膜. TDDB 作 为 VLSI 中最主要的失效机理而倍受关注, 国外早在 七十年代初就其击穿机理、实验方法展开了大量研 究 国内从八十年代初也已展开了这方面的工作.精 确描述栅氧击穿的完整统一模型至今仍未得到,归纳 起来大致有如下几种 1) 电子俘获击穿模型 [12] 认为 电子俘获引起阳极电场增加 当电场达到某一临界值 时介质击穿.2)空穴击穿模型3]由于氧化层中碰撞 电离产生的空穴在电场下向阴极界面移动 导致局部 电场增强 阴极势垒高度降低.3)击穿的统计模型4], 把氧化层中产生的缺陷等效为栅氧化层减薄 不涉及 击穿的物理本质.4 减生共振隧穿模型^{5]}认为高场 载流子通过 SiO, 能量间隙中存在的深缺陷态发生共 振遂穿注入薄 SiO。中的. 目前, 对薄栅氧化层 TDDB 特性的研究焦点集中在其击穿机理和栅介质击穿参 数的表征上,本文对于薄栅氧化层击穿机理进行了实 验分析和深入研究 研究结果表明 薄栅氧化层的击 穿机理与 F-N 隧道电流有关 薄 SiO, 中的高场诱生 陷阱 电荷状态与原生陷阱、电荷一起造成了 F-N 电流 产生电压的时变效应 最后导致 SiO₂ 的介质击

穿.探讨了栅氧化层面积 S 对击穿时间 $T_{\rm BD}$ 的影响, 随 S 的减小, $T_{\rm BD}$ 增加且趋近本征击穿对应的 $T_{\rm BD}$. 本文还研究了影响击穿电荷量 $Q_{\rm BD}$ 的因素,在 TDDB 中常用 $Q_{\rm BD}$ 的大小作为薄栅介质质量的判剧.但实验 表明 $Q_{\rm BD}$ 不是常数,它与应力电压 $V_{\rm g}$ 以及栅氧化层 面积 S 呈幂函数关系.并从理论上进行了深入的分 析,认为应力电压增加和电容面积增加使得氧化层局 部陷阱密度增加,从而加剧了栅介质的损伤,导致 $Q_{\rm BD}$ 下降.

2 实 验

为研究 TDDB 的击空机理 找出击穿时间 T_{BD} 、击穿电压 V_{BD} 和击穿电荷量 Q_{BD} 对击穿特性的影响,对厚度为 10 nm 的 SiO₂ 介质组成的 MOS 电容进行了大量的实验.栅氧化层 TDDB 特性的测试方法主要有恒定电流源、恒定电压源、斜坡电流源及斜坡电压源等方 $H^{6.71}$.本文的实验采用恒定电压源.

2.1 实验样品

实验所用样品为多晶硅栅 p型 MOS 电容结构 (PMOS),制作在 f(100)的硅衬底上.经过 825℃干 氧栅氧化后在 900℃氮气中退火 20 min,最终栅氧 化层厚度为 10 nm.对每一种结构电容都有三种不 同面积,分别为 100 μm×150 μm,200 μm×300 μm 和 300 μm×500 μm.

2.2 测量条件

利用 HP4156B 高精度半导体参数分析仪对于

^{*}军事电子预研基金(批准号:G9825741)资助的课题.

面积为 100 μ m×150 μ m(1.5×10^{-4} cm²)的 p 型衬 底电容施加不同的恒压应力 ,测量栅电流 I_g 、击穿 时间 T_{BD} 和击穿电荷量 Q_{BD} .

3 结果与讨论

3.1 薄栅氧化层的击穿机理

图 1 是对 PMOS 电容施加不同的恒定电压时 的测试结果. 从图中可看出,当给样品施加恒压源 时,随着时间的增加, I_g 缓慢下降. 当达到某一临界 值时, I_g 突然上升,样品击穿. 实验中间并没有观测 到 I_g 有饱和现象出现,说明不断有新陷阱产生. 当 样品施加应力后,由于电荷陷落以及注入 SiO₂ 的热 载流子在 SiO₂ 中产生新的陷阱,使得 SiO₂ 层中陷 阱电荷密度增加,从而俘获电荷. 在恒定电压注入条 件下,注入栅氧化层的电流必随着时间改变,样品俘 获电荷使 I_g 下降. 对不同的栅电压 V_g ,随着 V_g 的 增加,击穿时间 $T_{\rm BD}$ 减小.



图 1 恒压偏置下栅电压 V_g随时间 T_{BD}的变化关系

上述实验结果表明,薄栅氧化层的击穿分为两 个阶段:第一阶段是击穿的形成阶段,它占据了 SiO₂ 弛豫电导的绝大部分时间.在高场下电子加 速,使Si—O 键发生形变或断裂形成陷阱,SiO₂ 中 新生陷阱电荷的产生以及原生、新生陷阱俘获 F-N 隧道注入的电子形成空间电荷,并且在 SiO₂ 内部发生电荷的积累.积累的电荷量达到一定程度 后,使SiO₂内部的局部电场增加到某一临界值.实 验表明,该临界值约为13—15 MV/cm,并且随着氧 化层厚度增加略呈下降趋势^[12].第二阶段称突变失 控阶段,在热或电的正反馈作用下,在这一阶段迅速 使氧化层发生不可逆转的电学击穿.氧化层的寿命 (栅电流发生突变时对应的时间)由第一阶段中电荷 的积累时间来决定.

此外,实验还发现,即使对于同一栅电压,各个 电容击穿时对应的击穿时间 T_{BD}并不完全相同,所 测定的 T_{BD}服从对数正态分布,如图2所示.薄栅氧 化层的 TDDB 现象应该是对大量实验进行统计分 析的结果.

对于三种不同面积的栅介质电容,其面积分别 为 300 μm×500 μm,200 μm×300 μm 和 100 μm×







图 2 栅氧化层面积 S 对击穿时间 T_{BD}分布的影响

150 μm.施加恒压应力 V_g =9.4V ,分别测量其击穿 时间 T_{BD} ,并且对 T_{BD} 进行统计 ,并做出统计分布 图 ,如图 χ a) (b) (c)所示.

从图中可以看到,对于同样的栅电压,随着电容 面积的增加,击穿时间变短.对于面积为 300 μ m× 500 μ m 的大面积电容,加应力 1250 s 时,大部分器 件已经击穿.而面积为 200 μ m×300 μ m 的中等电 容,击穿时间峰值大约为 1500 s.对 100 μ m×150 μ m 最小面积电容,击穿时间最长,大部分器件在 1750 s 后才发生击穿,而且击穿时间分布的峰值也变的非 常尖锐.该峰值代表本征击穿,而不是由于局部分布 的针孔或其他氧化层缺陷引起的.由此可以推出,随 着氧化层面积的进一步减小,可以最大限度地削弱 由于氧化层缺陷引起的早期击穿,得到对应于本征 击穿的 $T_{\rm BD}$ 的统计分布.目前集成电路中由于采用 了很小面积的栅氧化层面积电容,典型的 MOS 栅 电容面积约为 10^{-5} — 10^{-7} cm².因此,在每一电场 下仅需要少数几个测量就够了.

3.2 电容面积 S 对击穿电荷量 Q_{BD} 的影响

对于上述三种面积(100 μ m × 150 μ m ,200 μ m × 300 μ m ,300 μ m × 500 μ m)的 p 型衬底电容施加恒 压应力 V_g = 9.4 V ,测量击穿电荷量 Q_{BD} 如图 3 所 示.由图可见 ,在栅电压 V_g 一定时 ,随着电容面积 S 的增加 ,击穿电量 Q_{BD} 出现下降的趋势 ,并且击 穿电量 Q_{BD} 和电容面积 S 呈现幂函数关系.这进一 步说明了电容面积 S 对于本征击穿的影响.





3.3 栅电压 V_g 对击穿电荷量 Q_{BD} 的影响

对于面积 S 为 100 μ m×150 μ m 的 p 型衬底电容施加不同的恒压应力,栅电压 V_g 分别为 5.2, 6.6 8.0 9.4,10.8,12.2V.测量击穿电荷量 Q_{BD} 与 栅电压 V_g 的变化关系,结果如图 4 所示.由图可 见,当电容面积 S 一定时,随着栅电压 V_{g} 的增加, 击穿电荷量 Q_{BD} 出现下降的趋势,二者之间呈现幂 函数关系.上述两实验都说明了击穿电荷量 Q_{BD} 并 非是常数,它随着电容面积 S 和栅电压 V_{g} 的变化 而变化.



图 4 击穿电荷量 Q_{BD}与栅电压 V_g 的变化关系

对于介质的时变击穿即 TDDB ,文献中通常用 相关击穿电荷量 Q_{BD}来描述^[8],

$$Q_{\rm BD} = \int_{0}^{T_{\rm BD}} J_{\rm FN}(T) dT , \qquad (1)$$

在恒流应力条件下, $Q_{
m BD}$ 与 $T_{
m BD}$ 之间有简单的函数 关系,即

$$Q_{\mathrm{BD}} = J_{\mathrm{FN}} \times T_{\mathrm{BD}}$$
 , (2)

其中 J_{FN} 是恒流注入的 F – N 隧道电流密度. 在有限的电压变化范围内 , Q_{BD} 随 J_{FN} 的相对变化量远比 T_{BD} 小得多 ,即

$$\frac{\mathrm{d}Q_{\mathrm{BD}}}{Q_{\mathrm{BD}}} \ll \frac{\mathrm{d}T_{\mathrm{BD}}}{T_{\mathrm{BD}}} \tag{3}$$

相对而言, $Q_{\rm BD}$ 可以近似看成常数.因此至今为止, 常用 $Q_{\rm BD}$ 的大小作为薄栅介质质量的判剧^{9—11}.然 而本文通过对 MOS 电容所进行的大量测试,结果 表明,当电压变化范围较大时, $Q_{\rm BD}$ 不是常数, $Q_{\rm BD}$ 与栅电压 $V_{\rm g}$ 有关.随着栅电压 $V_{\rm g}$ 增加即应力密度 增加, $Q_{\rm BD}$ 出现图 4 所示下降的趋势.这是因为随着 栅电压 $V_{\rm g}$ 增加,高场下电子获得的速度增加,从而 加速了新生陷阱的产生.新生的陷阱俘获F-N隧 道注入的电子形成空间电荷,并且在SiO₂内部发生 电荷的积累,从而加剧了栅介质的损伤,使得在较短 的时间和较低的击穿电荷 $Q_{\rm BD}$ 下便发生击穿.此 外, $Q_{\rm BD}$ 还与栅氧化层面积S有关,随着栅氧化层 面积S的增加,即对大面积的氧化层,在应力作用 下氧化层局部产生陷阱的概率增加,从而使击穿电 荷 Q_{BD}降低.因此,用 Q_{BD}的大小作为薄栅介质质量 的判剧只能是某种程度上的近似.

由上述实验结果可推知,击穿电荷量 Q_{BD}和电容面积 S 及栅电压 V_a的关系可以用解析式表示成

 $Q_{BD}(S, V_g) = a \cdot S^{-b} \cdot V_g^{-c}$, (4) 式中, Q_{BD} 的单位为 C/cm²,S 的单位为 cm²,电压的 单位为 V,系数 a,b 和 c 的值与氧化层的性能(生 长条件,栅极材料等)及偏置条件有关.在上述应力 条件下,对其相关系数 a,b 和 c 进行了拟合,结果 见表 1.上述表达式对不同的 S 和 V_g 外推进行验 证,在很大的栅电压范围和电容面积范围内该结果 和参考文献取得了较好的一致.

表1 恒压偏置条件下(4)式的最佳拟合系数

a	b	С
15.066	1.059	2.879

此外,通过测量恒定电流应力下的击穿电荷量 发现,击穿电荷量 Q_{BD}和电容面积 S 及栅电流密度 J_g的关系也呈现出类似的幂函数关系^[12].上述研究 结果表明:击穿电荷量 Q_{BD}除了与氧化层质量有关 外,还与栅电压、栅电流以及栅氧化层面积强有关.

4 结 论

利用恒定电压应力分别对 PMOS 电容进行击 穿特性测试,研究结果表明:

1. 薄栅氧化层的击穿机理与 F – N 隧道电流 有关,薄 SiO₂中的高场诱生陷阱,电荷状态与原生 陷阱、电荷一起造成了 F = N 电流,产生电压的时变 效应,最后导致 SiO,的介质击穿.

2. 研究了栅氧化层面积 S 对本征击穿特性的 影响. 对于同样的电压应力,随着电容面积的增加, 击穿时间变短.

3. 对相关击穿电荷 Q_{BD}实验测试和分析结果 表明 相关击穿电荷量 Q_{BD}不是常数,而是应力电 压 V_g以及栅氧化层面积 S 的幂函数.给出了 Q_{BD} 的解析表达式,并且对相关参数进行了拟合 理论与 实验取得了较好的一致.

- [1] D. J. Dumin., IEEE Trans. Electron Devices, 41 (1994), 1570.
- [2] P. P. Apte. , IEEE Trans. Electron Devices A1(1994), 1595.
- [3] C. F. Chen, C. Y. Wu, IEEE Trans. Electron Devices, 4 (1997),1540.
- [4] J.C. Lee J.C. Chen C. Hu. JEEE Trans. Electron Devices 35 (1988) 2268.
- [5] B. Ricco , Rhys. Rev. Lett. 51(1983), 1795.
- [6] I.C.Chen *et al.*, *IRPS* (1985) 24.
- [7] P. Cappelletti et al., Int. Conference on Microelectron Test Structures A(1991) 81.
- [8] C. Hu, Tech. Diegst IEDM (1985) 368.
- [9] Z. H. Liu , P. T. Lai , Y. C. Cheng , IEEE Trans. Electron Devices 38(1991) 344.
- [10] P. Olivo, T. N. Nguyen, B. Ricco, IEEE Trans. Electron Devices 38(1991) 527.
- [11] D. R. Wolter J. J. Van ,D. Schoot , Philps J. Res. ,40 (1985), 115.
- [12] H. X. Liu, Y. Hao, Chinese Journal of Semiconductors, 21 (2000),146(in Chinese)[刘红侠、郝跃,半导体学报,21 (2000),146].

STUDY ON PARAMETER CHARACTERIZATION OF THIN GATE OXIDE TDDB BREAKDOWN

LIU HONG-XIA HAO YUE

(Institute of Microelectronics, Xidian University, Xi'an 710071, China) (Received 25 October 1999; revised manuscript received 20 November 1999)

Abstract

Breakdown characteristics of the thin gate oxide are measured under constant voltage stresses. Breakdown mechanism of time-dependent dielectric breakdown are studied and effects of the areas of the gate oxide on breakdown characteristics are discussed. Breakdown charge $Q_{\rm BD}$ is measured and analyzed, the results show that breakdown charge $Q_{\rm BD}$ is not constant, it depends on the areas of the gate oxide and the voltage of the gate. Relative coefficients are fitted and analytical expression of $Q_{\rm BD}$ is presented in the paper.

PACC: 7360H 0710 ;7220J