闪速存储器中应力诱生漏电流的产生机理*

刘红侠 郑雪峰 郝 跃

(西安电子科技大学微电子学院, 宽禁带半导体材料与器件教育部重点实验室, 西安 710071) (2005年4月8日收到;2005年7月18日收到修改稿)

通过实验研究了闪速存储器存储单元中应力诱生漏电流 SILC)的产生机理.研究结果表明,在低电场应力下, 其可靠性问题主要是由载流子在氧化层里充放电引起,而在高电场下,陷阱和正电荷辅助的隧穿效应导致浮栅电 荷变化是引起闪速存储器失效的主要原因.分别计算了高场应力和低场应力两种情况下 SILC 中的稳态电流和瞬 态电流的大小.

关键词:闪速存储器,应力诱生漏电流,电容耦合效应,可靠性 PACC:7340Q,7300,7220J,7360H

1.引 言

闪速存储器是基于可擦写可编程只读存储器 (EPROM)和电可擦写可编程只读存储器(EEPROM) 发展起来的一种新的非挥发性存储器。通用 EEPROM 与 EPROM 相比 具有价格低、擦除简单等 优点 但由于每个存储单元有两只晶体管 开发大容 量 EEPROM 是非常困难的. 用 2 µm 工艺制作的两 管 EEPROM 的最大容量为 64 kb. Masupka 等^[1]利用 只有1只晶体管的 EEPROM 单元和新的擦除/编程 电路技术及高速灵敏度放大器,于1987年报道了第 一块 256 kb 闪速存储器, 之所以称为闪速存储器, 是因为它能同时、快速地擦除所有单元, 由于闪速 存储器是单管单元,可以做到很高的集成度,所以闪 速存储器可以取代并行 EEPROM 这也导致了在高 密度领域 EEPROM 的需求量大大下降. 综上可知, 与 EPROM JEEPROM 相比 闪速存储器的突出优点 是存储量大、存取速度快、功耗小、可以整片擦除。 它还具有价格便宜、工艺相对简单、密度高、可快速 方便地进行反复多次擦写且掉电后能继续保持信息 的特点 而且叠栅闪速存储器单元是与互补金属氧 化物半导体(CMOS)工艺技术相兼容.

随着闪速存储器的使用越来越频繁,用途越来 越多,可靠性问题就变得越来越重要.闪速存储器 的可靠性主要包括两个方面:一是器件的耐久性,是 指经过多次重复擦写循环后器件不会失效;二是器 件的保持特性,是指存储在浮栅上的电荷保持有效 的能力.尤其是闪速存储器存储量的越来越大,相 应的存储单元尺寸越来越小,在擦写电应力下,由于 带带隧穿(BBT)等效应会产生界面态和氧化层电 荷/陷阱,导致严重的可靠性问题,比如过擦除、工作 窗口变窄等^[2-8].

本文研究采用源边擦除的闪速存储器单元,它 是通过在控制栅加负偏置、在源极加正偏置来实现 擦除的目的^[9].闪速存储器单元在擦除过程中会出 现由 BBT 引起的热空穴注入.本文分析了热空穴造 成的应力诱生漏电流(SILC)的原因,描述了 SILC 的 导电机制,并通过实验分别计算出了高场应力和低 场应力两种情况下 SILC 中的稳态电流和瞬态电流 的大小.

2. 低场下 SILC 的形成

采用的闪速存储器存储单元如图 1 所示,长宽 分别为 $L = 3.2 \mu m$, $W = 3 \mu m$. 隧道氧化层厚度为 $T_{ox} = 10 nm$,介质氧化层采用氧化物-氮化物-氧化物 (ONO)叠层结构^[10],氧化层厚度 $T_{ono} = 18.5 nm$. 源 和漏均采用金属双扩散工艺. 浮栅面积为 5.9 $\mu m \times$ 8.0 μm 控制栅面积为 5.5 $\mu m \times$ 8.0 μm . 源和漏的金

^{*} 国家自然科学基金(批准号:60206006)国家高技术研究发展计划(批准号:2004AA1Z1070)和教育部重点科技研究计划(批准号: 104172)资助的课题.

属双扩散结构采用剂量为 2.5×10^{15} cm⁻²、能量为 35 keV的磷注入 ,n⁺ 源和漏是用剂量为 5×10^{15} cm⁻² ,能量为 60 keV 的砷注入形成的. 实验采用美国惠普公司的 HP4156B 型高精度半导体综合参数测试仪. 该仪器可自动编程 ,并且能够提供多通道的电压电流源和测试通道.



图1 存储单元的剖面图

SILC 由稳态电流和瞬态电流两部分组成^[11]. 瞬态电流部分即氧化物内载流子的充放电,稳态电 流部分即陷阱辅助的电子隧穿(TAT)和正电荷辅助 的电子隧穿(PCAT).以上两种情况将导致闪速存 储器单元在施加正常外加电场的情况下,在隧道氧 化层内产生特定的 SILC.

为了定量分析载流子充放电效应和 PCAT/TAT 各自的影响,必须对闪速存储器单元应力前后栅诱 生的漏边电流(GIDL)进行测量.在 GIDL 的测试过 程中源极悬浮,因此应力引起的充放电效应可以忽 略(因为在源边擦除过程中由于热空穴注入产 生的氧化层陷阱电荷只存在于源极附近).GIDL测 试过程中电压的变化被记作 ΔV_{GDL} , ΔV_{GDL} 是由于 PCAT/TAT效应引起的. ΔV_{th} 与 ΔV_{GDL} 的差值可以认 为是源结附近载流子的充放电效应引起的.因此,通过测量应力前后 ΔV_{th} 和 ΔV_{GDL} ,可以区分闪 速存储器存储单元氧化层内载流子充放电效应和 PCAT/TAT 分别对 SILC 的贡献.

图 2 给出了低电场下闪速存储器单元的阈值 电压漂移. 实验条件为栅源电压 $V_{CS} = 6 V$,漏源 电压 $V_{DS} = 1 V$. 图 2 曲线 a 表示整个应力期间闪 速存储器单元的阈值电压漂移 ΔV_{th} ,曲线 b 表示 PCAT/TAT引起的闪速存储器单元的 ΔV_{CDL} . 曲线 c表示从曲线 a 中减去曲线 b 的结果. 从图 2 可见, 闪速存储器单元的 ΔV_{th} 随着应力时间的增加而增 加,在经过 10⁴ s 后达到 0.38 V. ΔV_{th} 的漂移比 ΔV_{CDL} 要大.



图 2 低电场下闪速存储器单元的电压漂移

这里提出一个称为电容耦合效应的新效应,用 来解释低氧化电场下闪速存储器单元的失效现象, 如图 3 所示.所谓电容耦合效应是指电容的上下两 个平板所带电荷之间的相互作用.闪速存储器中的 载流子充放电效应通过电容耦合效应引起阈值电压 的变化(图 2 中曲线 c 所示),而 PCAT/TAT 仅仅导 致 $\Delta V_{\rm h}$ 的很小变化(图 2 中曲线 b 所示).从图 2 可 以看出,由于电容耦合效应引起的阈值电压变化 $\Delta V_{\rm h}$ 远远大于 $\Delta V_{\rm GDL}$.所以载流子的充放电是低场 下闪速存储器单元失效的主要因素,而这个充放电 被认为是电容耦合效应引起的.





根据上述电容耦合效应及电荷平衡方程,阈值 电压的变化可被定量地推导出来,

$$\Delta V_{\rm th,ox} = \frac{C'_{\rm ox} + C_{\rm ono}}{C'_{\rm ox} C_{\rm ono}} \Delta Q_{\rm ox} , \qquad (1)$$

$$\Delta V_{\rm th \, fg} = \frac{\Delta Q_{\rm fg}}{C_{\rm opp}}.$$
 (2)

这里 $\Delta V_{\text{th,ss}}$ 代表图 2 中的曲线 c (即载流子的充放 电),而 $\Delta V_{\text{th,fg}}$ 代表曲线 b (即 PCAT/TAT), ΔQ_{os} 和 ΔQ_{fg} 分别代表氧化层和浮栅的电荷波动, C_{ono} 为控制栅与浮栅之间的电容, C'_{ox} 为破坏区的电容. C'_{ox} 可表示为^[12]

$$C'_{\rm ox} = C_{\rm ox} \frac{L_{\rm dam}}{L} \frac{T_{\rm ox}}{(T_{\rm ox} - T_{\rm t})}, \qquad (3)$$

式中 , C_{ex} 是闪速存储器单元隧道氧化层的电容 , L_{dam} 和 T_{t} 分别代表 Si/SiO₂ 界面破坏区域的长度和产生的隧道氧化层陷阱的深度. L_{dam} 的值可以从栅二极 管测试中得到 ,这里 $L_{\text{dam}} = 0.1 \, \mu\text{m}$, $T_{\text{t}} = 3 \, \text{nm}$.

 $\Delta V_{\text{th,sx}}$ 和 $\Delta V_{\text{th,fg}}$ 能够从图 2 的曲线中得到,电荷 的变化量 $\Delta Q_{\text{th,fg}}$ 可通过(1)和(2)式计算出来. 图 4 给出了 ΔQ_{tg} 可通过(1)和(2)式计算出来. 图 4 给出了 ΔQ_{tg} 可通过(1)和(2)式计算出来. 明显可见, ΔQ_{tg} 和 ΔQ_{tg} 与时间的对应关系.由图 4 明显可见, ΔQ_{tg} 随着应力时间的增加而增加,而 ΔQ_{tg} 基本保持恒定值.这个现象可以解释为在低的 氧化层电场下,电子能够以很高的概率隧穿进入陷 阱,但从陷阱隧穿出来的概率却很小.



图 4 低场下电荷变化量与应力时间的关系



图 5 低场下漏电流与应力时间的关系

由载流子充放电引起的那一部分 SILC 可以通 过 $\partial Q_{ax}/\partial t$ 得到,如图 5 所示.由于浮栅电荷量随时 间的变化不大(图 4 中的 ΔQ_{fg}),所以由 PCAT/TAT 引起的那一部分 SILC 可以被忽略.因此在低氧化 层电场下,闪速存储器单元的退化机制主要是由于 载流子通过电容耦合效应产生的充放电引起的.

3. 高场下 SILC 的形成

在栅上施加电压为 10 V,同时源、漏和衬底都接 地. 高场下的应力特性如图 6 所示. 经过 10⁴ s 应力 后 $\Delta V_{\rm th}$ 显著增加,达到 1.40 V(图 6 中曲线 *a*). 对 于 $\Delta V_{\rm th}$ 的贡献,浮栅电荷变化引起的 PCAT/TAT ($\Delta V_{\rm CDL}$,图 6 中曲线 *b*)最大,所以 PCAT/TAT 效应是 高场下闪速存储器单元失效的主要机制,这与图 2 的结论完全相反.此外,由于载流子充放电引起的 $\Delta V_{\rm th}$ (图 6 中曲线 *c*)随应力时间的增长而略微增加.



图 6 高场下电压漂移与应力时间的关系

利用(1)和(2)式,计算出浮栅和氧化层电荷随 应力时间的变化,如图7所示.同样,通过 $\partial Q_{\alpha}/\partial t$ 计算出氧化层充放电和 PCAT/TAT 分别引起的 SILC,如图8所示.这两部分都随着应力时间的增 加而衰减,其中陷阱导致的隧穿电流大约比氧化 层充放电电流高两个数量级.因此,在高氧化层 电场下闪速存储器单元的主要失效机制是由于 PCAT/TAT效应引起的.

对图 5 和图 8 的分析可知, PCAT/TAT 电流主要 依赖于 E_{α} 的增加, 而充放电电流对 E_{α} 的依赖 性很弱. 充放电电流在低电场下占主导地位, 而 PCAT/TAT电流在高氧化层电场下占主导地位.



图 7 高场下电荷变化量与应力时间的关系



图 8 高场下漏电流与应力时间的关系

4. 结 论

本文提出了一种研究闪速存储器单元中 SILC 形成机制的新方法.这种新方法的优点是(1)能够 区别载流子在氧化层内的充放电流和 PCAT/TAT 电 流(2)对超低电流测量的灵敏度很高.通过对实验 结果的分析得出以下结论:在低电场下,闪速存储器 单元的失效主要是由于载流子通过电容耦合效应对 氧化层充放电引起的.而在高电场下,TAT和 PCAT 效应导致的浮栅电荷变化是引起闪速存储器单元失 效的主要原因.

- [1] Masupka F, Asano M, Iwahashi H et al 1987 IEEE Solid-State Circuits 22 548
- [2] Mahapatra S , Shukuri S , Bude J 2002 IEEE Trans . Electron . Dev .
 49 1306
- [3] Jermyn M, Tseng Z, Bradley J L et al 2001 IEEE Trans. Electron. Dev. 48 2947
- [4] Chen C, Liu Z Z, Ma T P 1998 IEEE Trans. Electron. Dev. 45 1524
- [5] Tetsuaki W 2000 Microelectron. Reliab. 40 1279
- [6] Daniele I, Alessandro S, Spinell A et al 2002 IEEE Trans. Electron. Dev. 49 1955
- [7] Dai Y H, Chen J N, Ke D M et al 2005 Acta Phys. Sin. 54 897 (in Chinese)[代月华、陈军宁、柯导明等 2005 物理学报 54

897]

- [8] Liu H X, Hao Y 2001 Acta Phys. Sin. 50 1769(in Chinese)[刘 红侠、郝 跃 2001 物理学报 50 1769]
- [9] Hanmant P B, Nick R, Ivan K et al 2002 International Reliability Physics Symposium (Piscataway: Institute of Electrical and Electronic Engineers) p7
- [10] Caywood J M, Huang C J, Chang Y J 2002 IEEE Trans. Electron. Dev. 49 802
- [11] Jan D B , Jan V H , Dirk W et al 1998 IEEE Trans. Electron. Dev. 45 1745
- [12] Yih C M, Ho Z H, Liang M S et al 2001 IEEE Trans. Electron. Dev. 48 300

Generation mechanism of stress induced leakage current in flash memory cell*

Liu Hong-Xia Zheng Xue-Feng Hao Yue

 (Key Laboratory of Wide Band-gap Semiconductor Materials and Devices of Ministry of Education , School of Microelectronics , Xidian University , Xi'an 710071 , China)
 (Received 8 April 2005 ; revised manuscript received 18 July 2005)

Abstract

The generation mechanism of stress induced leakage current (SILC) in flash memory cell is studied by experiments. The result shows that the reliability problem under low electronic field stress is mainly caused by carriers charging and discharging inside the oxide , while under high electronic field , the trap-assisted tunneling and positive charge assisted tunneling induced charge variation of floating-gate is the major cause of flash memory cell failure. For both high and low electronic field stresses , the transient current and the steady-state current in SILC are calculated , respectively.

Keywords : flash memory , stress induced leakage current , capacitance coupled effect , reliability PACC : 7340Q , 7300 , 7220J , 7360H

^{*} Project supported by the National Natural Science Foundation of China (Grant No. 60206006), the National High Technology Development Program of China (Grant No. 2004AA1Z1070), and the Key Technology Development Program of Ministry of Education of China (Grant No. 104172).