小尺寸 MOSFET 隧穿电流解析模型*

陈卫兵 徐静平† 邹 晓 李艳萍 许胜国 胡致富

(华中科技大学电子科学与技术系,武汉 430074)(2005年9月1日收到 2006年1月6日收到修改稿)

基于表面势解析模型,通过将多子带等效为单子带,建立了耗尽/反型状态下小尺寸 MOSFET 直接隧穿栅电流 解析模型,模拟结果与自洽解及实验结果均符合较好,表明此模型不仅可用于 SiO₂、也可用于高介电常数(k)材料 作为栅介质以及叠层栅介质结构 MOSFET 栅极漏电特性的模拟分析,计算时间较自洽解方法大大缩短,适用于 MOS 器件电路模拟.

关键词:隧穿电流,MOSFET,量子机理,解析模型 PACC:0370,7335C,7960E

1.引 言

最近几年,MOSFET 的特征尺寸已经减小到深 亚微米水平,等效氧化物厚度减薄到 2 nm 左右,导 致栅极直接隧穿电流大大增加,从而电源功耗增加. 为此,高 k 栅介质材料,如 Si_3N_4 , SiO_xN_y , Al_2O_3 , Ti₂O₅, HfO₂, ZrO₂, Y₂O₃、镧系氧化物、伪两元化合物 高 k 介质的叠层结构等 成为人们研究的热点 同时 也推动了人们对直接隧穿电流机理和模型的研究. 到目前为止,已报道了一些关于 MOSFET 栅极隧穿 电流的模型[1-9],其中有解析方法、自洽解方法等. 解析方法主要应用于积累情况,自洽解方法主要用 于反型情况. Vogel¹¹的解析模型精度较差; Register^[2]的解析模型较精确但只能用于常规的 SiO, 栅介质 :Yeo^[7]的方法能应用于反型、耗尽和积累状 态 但是要求一些实验提取参数作为计算参数 拟合 参数也较多 实际使用不方便 而自洽解方法较为费 时,总之,实际应用中,这些模型均存在不足之处,为 此 本工作基于表面势解析模型 通过将多子带等效 为单子带 提出了一个用于耗尽/反型状态的直接隧 穿电流解析模型 拟合参数少 精度高 计算时间短. 模拟结果与自洽解结果以及不同栅介质材料(SiO,, Si₃N₄、HfO₂/HfO₂/SiO₂ 叠层结构)MOS 器件的栅极漏

电测量结果符合较好,表明该模型可用于实际的 MOS电路模拟.

2. 隧道电流模型

图 1 表示一个偏置在耗尽和反型状态的 n⁺-poly-Si/SiO₂/p-SiMOS 电容的能带图.其中,Ec为 导带底 ,Ev 为价带顶 ,E_r为费米能级 ,是栅介质禁 带宽度,为栅介质层厚度,是介质/Si界面的势垒差, Fox 为氧化层电场 ,Ew 为等效单子带能级 ,Zt 为衬 底平均反型层厚度(所在位置为对应于能级 Ew 的 经典转换点).由于器件偏置在耗尽和反型状态, Si/SiO,界面处能级弯曲较大.按照量子理论,耗尽和 反型状态下,当衬底浓度较高、栅氧化层厚度较薄 时 表面处的能级将发生分裂 形成多子带结构 电 子在各子带都有一定的占据.Stern 等通过自洽方法 求出了反型状态电子在各子带的分布[10,11],然而,自 洽方法计算量大 费时较多.为了得到一个适合于电 路仿真的隧穿电流解析模型,需做如下近似(1)有 效质量近似 (2)衬底均匀掺杂近似 (3)热平衡 近似.

2.1. 氧化层电场

计算氧化层电场必须知道表面势,经典情况下,

^{*}国家自然科学基金(批准号 50376019)和湖北省自然科学基金(批准号 2003ABA087)资助的课题.

[†] 通讯联系人.E-mail:jpxu@mail.hust.edu.cn



图 1 n⁺ -poly-Si/SiO₂/p-Si MOS 电容在耗尽和反型状态下的能带 结构图

表面势和栅压 V_a之间的关系是隐式的.当衬底浓 度较高、栅氧化层厚度较薄时 考虑量子效应的表面 势和 V, 之间的关系更加复杂,只能通过自洽计算 求解.文献 12 给出了一个仅考虑最低子带影响的 表面势与 V。关系的表达式.为了更准确模拟 MOS 器件栅极隧穿电流,有必要考虑其它子带的影响.将 p-Si/SiO, 界面的能带弯曲部分重画如图 2 所示.由 于量子效应的影响,能级发生分裂形成子带,第一个 能谷的第一子带是最低子带 E11,依次 E12、E13分别 为第一能谷的第二和第三子带 ,.....;第二个能谷的 第一子带为 E₂₁,.....;其他能谷及其子带依此类 推.根据文献 10-12]中关于最低子带能级和电子 分布的讨论,电子大部分占据 E11子带,其他子带有 少量电子占据 因此可将最低子带能级和其他子带 能级对电子分布的影响等效为一个单子带能级 E.(V。)来考虑,此能级高于最低子带能级,其大小 可用一个拟合参数通过和实验拟合得到,如下式所 示:

$$E_{w}(V_{g}) = \frac{3\hbar^{2}}{8m_{i}} \times b(V_{g})^{2} + \alpha \times (3q^{2}(\varepsilon_{Si} \times b(V_{g})))$$

$$\times \left[Q_{depl} + \frac{11}{16}Q_{inv} - (2/b(V_{g}))(N_{b})\right] (1)$$

$$E_{Ph} = h(2\pi) h = E = B = E = E$$

其中 ,*h* = *h* **(** 2π) ,*h* 是普朗克常数 ,*q* 为电子电荷 量 ,ε_{si}是 Si 的介电常数 ,*m*, 为垂直界面的电子有效



图 2 p-Si/SiO₂ 界面处能带弯曲及子带分裂示意图

质量 , Q_{depl} 是耗尽电荷面密度 , Q_{inv} 是反型层自由电荷面密度 , N_{b} 是衬底浓度 , $b(V_{g})$ 是使第一个子带能级最小化的参数.

将(1)式表示的 E_{w} (V_{g})带入后面的隧穿电流计算公式 通过与自洽解结果及相应的实验数据进行 拟合 确定出合适的 α 值为 0.9.

表面势
$$\phi_{s}(V_{g})$$
和 Q_{inv} 可分别表示为^[12]

$$\phi_{s}(V_{g})$$

$$= \frac{\phi_{B} + \delta\phi_{s}(V_{g}) + \phi_{swi}(V_{g})}{2}$$

$$- \frac{1}{2} \times \sqrt{(\phi_{swi}(V_{g}) - \delta\phi_{s}(V_{g}) - \phi_{B})^{2} + 4 \times \delta^{2}},$$
(2)

$$Q_{inv} = -\gamma \times C_{ox} \times \left\{ \left[\phi_{s}(V_{g}) + \phi_{t} \times \exp\left(\frac{\phi_{s}(V_{g}) - \phi_{B} - \delta\phi_{s}(V_{g})}{\phi_{t}}\right) \right]^{1/2} - \sqrt{\phi_{s}(V_{g})} \right\}, \qquad (3)$$

其中, ϕ_{B} 是介质-Si 界面的势垒差, $\partial \phi_{s}$ (V_{g})是 E_{s} (V_{g})引起的表面势增量, ϕ_{swi} (V_{g})是弱反型区的 经典表面势, $\delta = 0.02$, γ 为体效应因子, C_{ax} 是单位 面积氧化层电容, ϕ_{i} 为热电势(室温时为 0.026V).

氧化层电场定义为

$$F_{\rm ox} = V_{\rm ox}/T_{\rm ox} , \qquad (4)$$

它与栅压和表面势的关系为

$$V_{\rm g} = V_{\rm FB} + V_{\rm ox} + V_{\rm poly} + \phi_{\rm s} (V_{\rm g}),$$
 (5)

其中

$$V_{\rm poly} = \frac{F_{\rm ox}^2 \varepsilon_{\rm ox}^2}{2q\varepsilon_{\rm Si} N_{\rm Poly}} , \qquad (6)$$

 V_{poly} 和 V_{ox} 分别为多晶硅和介质层上的压降 , V_{g} 为栅 极电压 , N_{poly} 为多晶硅掺杂浓度 , V_{FB} 为平带电压 , T_{ox} 为氧化层厚度 , ϵ_{w} 为栅介质介电常数.)

2.2. 隧穿电流

隧穿电流通常表示为[2]

(7) $J = Q_{inv} fT$, 其中, f 为电子在 Si/SiO, 界面的碰撞频率, T 为每一 个电子的隧穿几率.f可通过下述方法进行计算.

定义 Z_1 为对应于能级 $E_{v}(V_{a})$ 的经典转换点, $v_{s_{i}}$ 为电子群速度中的垂直界面分量 即

$$v_{\rm Si,\perp} = \sqrt{\frac{2[E_{\rm w}(V_{\rm g}) - E_{\rm c}(z)]}{m_{\rm t}}},$$
 (8)

则

$$f = \left[2 \int_{0}^{Z_{t}} v_{\text{Si}}^{-1} (z) dz \right]^{-1}$$
$$= \frac{q \varepsilon_{\text{ox}} F_{\text{ox}}}{4 \varepsilon_{\text{Si}}} \left(\frac{m_{t} E_{w} (V_{g})}{2} \right)^{-1/2}.$$
(9)

隧穿几率 *T* 由两部分组成:

$$T_{\rm R} \times T_{\rm WKB}$$
 , (10)

T =其中,T_{WKB}为经典的WKB隧穿几率^[13],即

$$T_{\rm WKB} = \exp\left\{-\frac{4(2m_{\rm ox})^{3/2}}{3q\hbar F_{\rm ox}} \times \left[\left(q\phi_{\rm cat}\right)^{3/2}\left(1-\frac{3q\phi_{\rm cat}}{10E_{\rm g}}\right) - \left(q\phi_{\rm an}\right)^{3/2}\left(1-\frac{3(q\phi_{\rm an})}{10E_{\rm g}}\right)\right]\right\}, \quad (11)$$

 E_{x} 是栅介质禁带宽度 , m_{x} 是介质层有效质量.从图 1 可知, $q\phi_{cat} = q\Phi_{B}$, $q\phi_{an} = q\phi_{cat} - qF_{ox}T_{ox}$; T_{R} 为考虑 界面反射的修正因子:

$$T_{\rm R} = \frac{4v_{\rm Si,\perp}(E_{\rm Si,\perp})v_{\rm ox}(q\phi_{\rm cat})}{v_{\rm Si,\perp}^2(E_{\rm Si,\perp}) + v_{\rm ox}^2(q\phi_{\rm cat})} \times \frac{4v_{\rm Si,\perp}(E_{\rm Si,\perp} + qF_{\rm ox}T_{\rm ox})v_{\rm ox}(q\phi_{\rm an})}{v_{\rm Si,\perp}^2(E_{\rm Si,\perp} + qF_{\rm ox}T_{\rm ox}) + v_{\rm ox}^2(q\phi_{\rm an})} (12)$$

 v_{Si} (E_{Si})和 v_{os} ($q\phi_{\text{cat}}$)分别是阴极端电子群速在 Si 和介质中的垂直界面分量; $v_{Si,i}$ ($E_{Si,i}$ + $qF_{ox}t_{ox}$) 和 v_{o} ($q\phi_{a}$ 分别是阳极端电子群速在 Si 和介质中的 垂直界面分量.

综上所述 若表面势和能级偏移已知 就可以知 道在每一个 V。下的氧化层电场 Fac ,计算出 Twee 和 $T_{\rm B}$ 然后由能级偏移计算出电子在 Si/SiO₂ 界面的碰 撞频率 f 以及能够隧穿的反型层电荷量 ,最后由(7) 式计算出隧穿电流 此即为隧穿电流的解析模型.

3. 结果和讨论

采用上述模型分别模拟了不同介质材料和不同

栅介质厚度下 MOS 器件在耗尽/反型状态下的隧穿 电流 模拟所用参数如表 1、表 2 所示.

表 1 栅介质的介电常数和势垒高度 势垒

高度定义为界面处介质和硅的导带差)

材料	介电常数	$\Delta E_{\rm c}/{\rm eV}$	有效质量	禁带宽度
	(ε)		/kg	/eV
Si	$11.7\varepsilon_0$			1.12
SiO_2	$3.9\varepsilon_0$	3.15	$0.5m_{0}$	9.0
HfO_2	$25\varepsilon_0$	1.5	$0.122 m_0$	5.68
${\rm Si}_3{ m N}_4$	$7.8\varepsilon_0$	2.1	$0.61 m_0$	5.12

表 2 多晶硅和硅衬底的相关参数

参数	多晶硅	硅衬底
介电常数(ε)	$11.7\varepsilon_0$	11.7ε ₀
禁带宽度(E _{gsi})/eV	1.12	1.12
导带有效态密度(N _c)/cm ⁻³	2.8×10^{19}	2.8×10^{19}
价带有效态密度(N _v)cm ⁻³	1.04×10^{19}	1.04×10^{19}
本征载流子浓度/cm ⁻³	1.45×10^{10}	1.45×10^{10}

3.1. 与自洽数值解结果的比较

图 3 表示三种不同 SiO, 厚度 MOS 电容的栅极 电流模拟结果与自洽解结果的比较,从图3可见,从 耗尽到强反型状态 模拟结果与自洽解结果符合较 好 特别是对于 $T_{m} \leq 2$ nm 的情况.因为栅介质较厚 时 量子效应减弱 能级分裂造成的影响比模型中将 多子带能级影响看作单能级近似时的影响小 从而 当栅压较小时,两者出现偏差.





3.2. 与实验结果的比较

3.2.1. SiO, 作为栅介质的模拟结果

图 4 表示在耗尽、反型状态下 SiO, 作为栅介质 时栅极电流模拟结果与实验数据的比较,由图4可 见,两者十分符合.在栅极电压接近于零时出现的偏 差(2 nm),正如文献 5 所述,是由于测量仪器精度 所致.



图4 SiO₂ 作为栅介质时栅极电流模拟结果与实验结果⁵⁶的 比较

3.2.2. 高 k 栅介质 MOS 器件的模拟结果

图 5 表示耗尽和反型状态下,高 k 材料作为栅 介质的模拟结果与实验结果的比较.其中,EOT为等 效氧化物厚度(EOT=(ε_{sin}/ε_{ox})T_{ox}).从图 5 可见,模 拟结果和实验结果也呈现出好的符合.栅电压接近 于零时出现的误差,可能是由于高 k 材料与 Si 接触 时界面态密度较大,低电压下测量的栅极漏电流包 含了界面陷阱辅助隧穿电流分量,从而导致测量值 高于模拟结果.

3.2.3 叠层栅介质 MOS 器件模拟结果

图 6 表示耗尽、反型状态下栅介质为叠层高 k 介质结构时栅极电流模拟结果与实验结果的比较. 由图 6 可见 ,栅压大于 0.4 V 时的模拟结果与测量 结果十分符合 ,反之 ,两者出现偏差.原因与上面类 似 ,主要来自界面陷阱辅助隧穿的影响 ,其次也受到 仪器测量精度的限制.

从上面模拟结果与自洽解结果以及实验结果的 比较可知,所建立的模型是精确合理的,与实际情况 相符;而且,该模型可适用于栅介质为SiO₂、高 k 材 料以及叠层结构等各种情况,特别适用于(超)深亚 微米 MOS 器件栅极漏电特性的模拟分析.

4.结 论

在表面势解析模型基础上,通过将多子带等效 为单子带,提出了一个计算小尺寸 MOSFET 栅极隧



(b)

图 5 高 k 栅介质 MOS 器件栅极漏电模拟结果与实验结果的比较 .1)Si₃ N₄ 作为栅介质 ,实验数据来自文献[7],2)HO₂ 作为栅 介质 实验数据来自文献[14].



图 6 叠层高 k 栅介质 MOS 电容栅极电流模拟结果与实验结 果^[15]的比较

穿电流的解析表达式,模拟结果与自洽解结果 Si₃N₄,HfO₂作为栅介质以及HfO₂/SiO₂叠层栅介质 的实验结果均符合较好,且计算时间较自洽解方法 大大缩短,表明该模型可用于实际的MOS电路模 拟.模型的另一个特点在于只有一个与材料相关的 拟合参数,不含与结构有关的提取参数,计算简便快 捷.因此,该模型在深亚微米和超深亚微米 MOSFETs 栅极漏电特性的模拟分析方面具有极大优势.

- [1] Vogel E M, Ahmed K Z, Hornung B, Henson W K, Mclarty P K, Lucovsky G, Hauser J R, Wortman J J 1998 IEEE Transactions on Electron Devices 45 1350
- [2] Register L F , Rosenbaum E , Yang K 1999 Applied Physics Letters. 74 457
- [3] Magnus W, Schoenmaker W 2000 J. Appl. Phys. 88 5833
- [4] Rana F, Tiwari S, Buchanan D A 1996 Applied Physics Letters. 69 1104
- [5] Yang N, Henson W K, Hauser J R, Wortman J J 1999 IEEE Trans. Electron Devices. 46 1464
- [6] Lee W C , Hu C M 2000 Symposium on VLSI Technology Digest of Technical Papers 2000 June , Honolulu , USA 198
- [7] Yeo C Y , Lu Q , Lee W C , King T J , Hu C M , Wan X W , Guo X , Ma T P 2000 IEEE Trans. Electron Device Letters. 21 540
- [8] Liu Y X, Wang Y C, Du S Y 2004 Acta Phys. Sin. 53 2734 (in

Chinese)[刘彦欣、王永昌、杜少毅 2004 物理学报 53 2734]

- [9] Guo Y H, Zhao Z P, Hao Y, Liu Y G, Wu Y B, Lu M 2005 Acta Phys. Sin. 54 1804 (in Chinese)[郭荣辉、赵正平、郝 跃、 刘玉贵、武一宾、吕 苗 2005 物理学报 54 1804]
- [10] Stern F , Howand W E 1967 Phys. Rev. 163 816
- [11] Stern F 1972 Phys. Rev. B. 5 4891
- [12] Pregaldiny F, Lallement C, van Langevelde R, Mathiot D 2004 Solid-State Electronics. 48 427
- [13] Weinberg Z A 1982 J. Appl. Phys. 53 5052
- [14] Lee B H, Kang L, Qi W J, Nieh R, Jeon Y, Onishi K, Lee J C 1999 International Electron Devices Meetings 1999 December, Washington DC, USA 133
- [15] Hou Y T , Li M F , Yu H Y , Jin Y , Kwong D L 2002 International Electron Devices Meetings 2002 December , San Francisco , CA , USA 731

Analytic tunneling-current model of small-scale MOSFETs *

Chen Wei-Bing Xu Jing-Ping[†] Zou Xiao Li Yan-Ping Xu Sheng-Guo Hu Zhi-Fu

(Department of Electronic Science and Technology , Huazhong University of Science and Technology , Wuhan 430074 , China)

(Received 1 September 2005; revised manuscript received 6 January 2006)

Abstract

An analytic model of direct tunneling current of small-scale MOSFETs in depletion and inversion is developed based on analytic surface-potential model and replacing the multi-subband with a single-subband. The simulated results are in good agreement with the results of self-consistent solution and experimental data , but take much shorter computing time than the selfconsistent solution method. This indicates that the model can be used for analysis of gate-leakage properties of MOS devices with not only SiO_2 but also high-k materials as gate dielectric and high-k gate dielectric stack structures , and circuit simulation of MOS devices.

Keywords : tunneling current , MOSFET , quantum mechanism , analytic model PACC : 0370 , 7335C , 7960E

^{*} Project supported by the National Natural Science Foundation of China(Grant No. 60376019) and the Natural Science Foundation of Hubei Province, China (Grant No. 2003ABA087).

[†] Corresponding author. E-mail : jpxu@mail.hust.edu.cn