多晶 SiGe 栅量子阱 pMOSFET 阈值电压模型*

屈江涛* 张鹤鸣 王冠宇 王晓艳 胡辉勇

(西安电子科技大学微电子学院,宽禁带半导体材料与器件重点实验室,西安 710071)(2010年6月4日收到;2010年8月17日收到修改稿)

本文基于多晶 SiGe 栅量子阱 SiGe pMOSFET 器件物理,考虑沟道反型时自由载流子对器件纵向电势的影响, 通过求解泊松方程,建立了 p + 多晶 SiGe 栅量子阱沟道 pMOS 阈值电压和表面寄生沟道开启电压模型.应用 MATLAB 对该器件模型进行了数值分析,讨论了多晶 Si_{1-y}Ge_y 栅 Ge 组分、Si_{1-x}Ge_x 量子阱沟道 Ge 组分、栅氧化层 厚度、Si 帽层厚度、沟道区掺杂浓度和衬底掺杂浓度对量子阱沟道阈值电压和表面寄生沟道开启电压的影响,获得 了抑制表面寄生沟道开启的途径.模型所得结果与文献报道结果及 ISE 仿真结果一致.

关键词:多晶 SiGe 栅,寄生沟道,量子阱沟道,阈值电压 PACS: 85.30.-Z, 85.30. De, 85.30. Tv

1. 引 言

随着集成电路集成度的不断提高,器件特征尺 寸不断减小,器件性能及其工艺趋近于物理极限. 硅基应变(应变 Si、应变 SiGe)技术因其能显著提高 电子和空穴的迁移率^[1],且与当前的 Si 工艺兼容, 所以在高性能 MOS 器件的设计中被广泛应用^[2-4].

研究表明, Si/SiGe/Si 结构量子阱 MOS 器件, 由于 SiGe 导电沟道区与栅介质间有一层 Si 作为帽 层,因此可以有效的避免 SiO₂/SiGe 界面粗糙度对 沟道反型载流子的散射作用,从而提高器件的频率 特性^[5,6],但Si 帽层易形成表面寄生沟道.由于Si 寄生沟道中空穴的迁移率远小于 SiGe 量子阱中空 穴的迁移率,另外界面粗糙散射等因素,将使应变 器件的性能,尤其是频率特性严重退化.所以,应通 过合理的器件结构参数设计,避免表面寄生沟道开 启对性能的影响.近几年,有关量子阱 SiGe pMOS 器件的研究多集中在具体工艺下器件性能及 SiGe 量子阱沟道阈值电压模型的研究^[7,8],而对 Si 帽层 表面寄生沟道的开启电压研究较少,且量子阱沟道 阈值电压模型都忽略了沟道自由载流子(空穴)浓 度对其的影响^[2,9].事实上,由于 Si/SiGe/Si 量子阱 有一定的深度,空穴很容易在其中积累,因此需计 入自由载流子对阈值电压的影响.

本文通过研究多晶 SiGe 栅量子阱沟道 pMOS 纵向电势分布,同时考虑自由载流子对纵向电势的 影响,建立了量子阱沟道 pMOS 阈值电压模型及其 表面寄生沟道开启电压模型. 通过数值仿真,分析 了多晶 Si₁₋,Ge, 栅 Ge 组分、Si_{1-x}Ge_x 量子阱沟道 Ge 组分、栅氧化层厚度、Si 帽层厚度、沟道区掺杂浓 度和衬底掺杂浓度对 pMOSFET 量子阱沟道阈值电 压和表面寄生沟道开启电压的影响,获得了抑制表 面寄生沟道开启的途径,并利用器件仿真软件 ISE 及文献报道结果对模型进行了验证.

2. 器件结构模型

多晶 Si_{1-y}Ge_y 栅 Si_{1-x}Ge_x 量子阱沟道 pMOS 结构如图 1 所示^[10],器件采用倒掺杂分布,较低的沟道掺杂 N_{ch}可减少离化杂质散射. Si_{1-x}Ge_x 层作为空 穴导电沟道,其上的 Si 帽层保证了良好的界面态. 一般 Si_{1-x}Ge_x 量子阱 pMOS 器件采用的是多晶 Si 栅,而本文采用了多晶 Si_{1-y}Ge_y 栅. 与多晶 Si 栅相 比,多晶 SiGe 栅既可抑制栅耗尽效应,提高栅氧化 层的可靠性^[11,12],同时随 Ge 组分的不同功函数有 较宽的变化范围,利于调节器件的阈值电压^[11,13]. 器件能带结构如图 2 所示,Si_{1-x}Ge_x 量子阱沟道表 面势和 Si 帽层表面势都有可能先达到强反型时的

©2011 中国物理学会 Chinese Physical Society

^{*}国家部委项目(批准号:51308040203,9140A08060407DZ0103,6139801)资助的课题.

[†] E-mail: taoq716@ foxmail. com

两倍费米势,因此都有可能先开启,所以应通过合 理的器件结构参数设计使器件主要工作在量子阱 沟道,避免表面寄生沟道的开启.



图 1 多晶 Si_{1-y}Ge_y 栅 Si_{1-x}Ge_x 量子阱沟道 pMOS 结构示意图



图 2 p+多晶 Si1-xGex 栅 Si1-xGex 量子阱沟道 pMOS 能带图

3. 阈值电压模型的建立

量子阱沟道阈值电压和表面寄生沟道开启电 压分别为各自表面势达到两倍费米势时栅极的电 压. 当器件沟道开启后,耗尽层将扩展到 Si 衬底中. 因此,为了建立量子阱沟道阈值电压模型和表面寄 生沟道开启电压模型,需要采用 Poisson 方程求解图 1 所示从耗尽层边界到多晶 SiGe 栅中各层的电场 和电势分布,包括耗尽层、Si 缓冲层、应变 Si_{1-x}Ge_x 层、Si 帽层和栅氧化层,其中下层的电场、电势作为 求解上一层电场和电势分布的边界条件.

3.1. Si 衬底耗尽层电势分布

该区域耗尽层 Poisson 方程为

$$\frac{\partial^2 \Phi_1(x)}{\partial x^2} = -\frac{qN_{\rm b}}{\varepsilon_{\rm si}},$$

$$(t_{\rm cap} + t_{\rm sige} + t_{\rm buffer} < x$$

$$\leq t_{\rm cap} + t_{\rm sige} + t_{\rm buffer} + t_{\rm d}), \qquad (1)$$

式中, $\Phi_1(x)$ 为耗尽层中的电势,q为电子电荷, N_b 为衬底掺杂浓度, t_{cap} 为 Si 帽层厚度, t_{sige} 为压应变 Si_{1-x}Ge_x沟道厚度, t_{buffer} 为缓冲层厚度, t_d 为耗尽层 厚度, ε_{si} 为 Si 介电常数. 设耗尽层中的电场强度为 $E_1(x)$,利用边界条件

$$E_1(x) = -\frac{\partial \Phi_1(x)}{\partial x} \bigg|_{x = \iota_{cap} + \iota_{sige} + \iota_{buffer} + \iota_d} = 0$$

对(1)式积分可得 Si 耗尽层电场分布

$$E_{1}(x) = \frac{qN_{b}}{\varepsilon_{si}}x - \frac{qN_{b}}{\varepsilon_{si}}$$
$$\times (t_{cap} + t_{sige} + t_{buffer} + t_{d}). \qquad (2)$$

因为 $E(x) = -\frac{\partial \Phi(x)}{\partial x}$, 再利用边界条件 $\Phi_1(t_{cap} + t_{sige} + t_{buffer} + t_d) = \Phi_{sub} = 0$, 对(2)式积分可得 Si 耗尽 层电势为

$$\Phi_{1}(x) = -\frac{qN_{b}}{2\varepsilon_{si}}x^{2} + \frac{qN_{b}}{\varepsilon_{si}}(t_{cap} + t_{sige} + t_{buffer} + t_{d})x$$
$$-\frac{qN_{b}}{2\varepsilon_{si}}(t_{cap} + t_{sige} + t_{buffer} + t_{d})^{2}.$$
(3)

 $E_1(x)$ 和 $\Phi_1(x)$ 可作为求解Si缓冲层中电场分布和电势分布的边界条件.

3.2. Si 缓冲层电势分布

Si 缓冲层的 Poisson 方程为 $\frac{\partial^2 \Phi_2(x)}{\partial x^2} = 0,$

 $(t_{cap} + t_{sige} < x \leq t_{cap} + t_{sige} + t_{buffer}).$ (4) 设缓冲层电场强度为 $E_2(x)$,根据电位移连续性原 理,在 $x = t_{cap} + t_{sige} + t_{buffer}$ 处有

$$\left. \boldsymbol{\varepsilon}_{\mathrm{si}} \frac{\partial \boldsymbol{\Phi}_{2}(x)}{\partial x} \right|_{x = t_{\mathrm{cap}} + t_{\mathrm{sige}} + t_{\mathrm{buffer}}} \\ = \boldsymbol{\varepsilon}_{\mathrm{si}} \left. \frac{\partial \boldsymbol{\Phi}_{1}(x)}{\partial x} \right|_{x = t_{\mathrm{cap}} + t_{\mathrm{sige}} + t_{\mathrm{buffer}}},$$

将它作为边界条件对(4)式积分可得 Si 缓冲层中的 电场强度

$$E_2(x) = -\frac{qN_{\rm b}}{\varepsilon_{\rm si}}t_{\rm d}.$$
 (5)

根据电势连续有 $\Phi_2(t_{cap} + t_{sige} + t_{buffer}) = \Phi_1(t_{cap} + t_{sige} + t_{buffer})$,利用该式作为边界条件对(5)式积分,可得 Si 缓冲层中的电势分布

$$\begin{split} \Phi_{2}(x) &= \frac{qN_{b}t_{d}}{\varepsilon_{si}} x - \frac{qN_{b}t_{d}}{2\varepsilon_{si}} \\ &\times (2t_{cap} + 2t_{sige} + 2t_{buffer} + t_{d}). \quad (6) \\ E_{2}(x) 和 \Phi_{2}(x) 可作为求解应变 Si_{1-x}Ge_{x} 中电场分 \end{split}$$

)

布和电势分布的边界条件.

3.3. 应变 Si_{1-x}Ge_x 电势分布

当应变 Si_{1-x}Ge_x 刚开始发生强反型的时候,沟 道里面的电荷由两部分组成:一部分是离化施主杂 质 $N_{\rm eh}^+$,另一部分是来自衬底的空穴 p,由此可得应 变 Si_{1-x}Ge_x 的 Poisson 方程为

$$\begin{aligned} \frac{\partial^2 \boldsymbol{\varphi}_3(x)}{\partial x^2} &= -\frac{q}{\boldsymbol{\varepsilon}_{\text{sige}}} (p + N_{\text{ch}}^+) \\ &= -\frac{q}{\boldsymbol{\varepsilon}_{\text{sige}}} \Big(N_{\text{b}} \exp\left(\frac{q\boldsymbol{\Phi}_3}{kT}\right) + N_{\text{ch}} \Big), \end{aligned}$$

 $(t_{cap} < x \leq t_{cap} + t_{sige}),$ (7) 式中, N_{ch} 为沟道区掺杂浓度, $\Phi_3(x)$ 为 Si_{1-x}Ge_x中 的电势, ε_{sige} 为 Si_{1-x}Ge_x的介电常数. 对上式从 Si_{1-x}Ge_x/Si_{buffer}界面到 Si_{cap}/Si_{1-x}Ge_x界面积分得

$$\int_{\frac{\partial \Phi_{31}}{\partial x}}^{\frac{\partial \Phi_{31}}{\partial x}} \left(\frac{\partial \Phi_{3}}{\partial x}\right) d\left(\frac{\partial \Phi_{3}}{\partial x}\right)$$
$$= -\frac{q}{\varepsilon_{\text{sige}}} \int_{\Phi_{32}}^{\Phi_{31}} \left[N_{\text{b}} \exp\left(\frac{q\Phi_{3}}{kT}\right) + N_{\text{ch}} \right] d\Phi_{3} . \quad (8)$$

由
$$E(x) = -\frac{\partial \Phi(x)}{\partial x}$$
可得
 $E_{31}^2 - E_{32}^2 = \frac{2q}{\varepsilon_{\text{sige}}} \left\{ \frac{N_{\text{b}}kT}{q} \left[\exp\left(\frac{q\Phi_{31}}{kT}\right) - \exp\left(\frac{q\Phi_{32}}{kT}\right) \right] \right\}$
 $+ \frac{2qN_{\text{ch}}}{\varepsilon_{\text{sige}}} (\Phi_{31} - \Phi_{32}), \qquad (9)$

 E_{31} 为 Si_{cap}/Si_{1-x} Ge_x 界面的电场强度, E_{32} 为 Si_{1-x} Ge_x/Si_{buffer}界面的电场强度.

设 $\Phi_{\rm H}$ 为Si_{eap}/Si_{1-x}Ge_x界面的电势, $\Phi_{\rm TB}$ 为Si_{1-x}Ge_x沟道开始强反型时所需电势.当 | $\Phi_{\rm H}$ |≥ | $\Phi_{\rm TB}$ |时,空穴在沟道开始聚集,所以有边界条件

$$\Phi_{31} = \Phi_{\mathrm{TB}} - \Phi_{\mathrm{H}},$$

$$\Phi_{32} = \Phi_{\mathrm{TB}} - \Phi_{2}(t_{\mathrm{cap}} + t_{\mathrm{sige}}).$$

$$(10)$$

由(5)式可得

$$E_{32} = E_2(t_{cap} + t_{sige}) = -\frac{qN_b}{\varepsilon_{si}}t_d.$$
(11)

由(6)式可得

$$\Phi_2(t_{\rm cap} + t_{\rm sige}) = -\frac{qN_{\rm b}t_{\rm d}}{2\varepsilon_{\rm si}}(2t_{\rm buffer} + t_{\rm d}) . \quad (12)$$

设 *E*₃₁ = *E*_H,将(12)式代入(10)式,再将(10)式和 (11)式代入(9)式,可得

$$E_{\rm H} = -\sqrt{\frac{q^2 N_{\rm b}^2 t_{\rm d}^2}{\varepsilon_{\rm si}^2} + H(\Phi_{\rm H}) + N_{\rm d}(\Phi_{\rm H})}, (13)$$

式中 $H(\Phi_{\rm H}), N_{\rm d}(\Phi_{\rm H})$ 分别为反型空穴对电场的影

响和离化施主杂质对电场的影响,可表示为

$$H(\Phi_{\rm H}) = \frac{2q}{\varepsilon_{\rm sige}} \left\{ \frac{N_{\rm b}kT}{q} \left[\exp\left(\frac{\Phi_{\rm TB} - \Phi_{\rm H}}{kT/q}\right) - \exp\left(\frac{\Phi_{\rm TB} - \Phi_{\rm 2}(t_{\rm cap} + t_{\rm sige})}{kT/q}\right) \right] \right\}, (14)$$

$$N_{\rm d}(\boldsymbol{\Phi}_{\rm H}) = \frac{2qN_{\rm ch}}{\boldsymbol{\varepsilon}_{\rm sige}} (\boldsymbol{\Phi}_2(t_{\rm cap} + t_{\rm sige}) - \boldsymbol{\Phi}_{\rm H}) . \quad (15)$$

 $E_{\rm H}$ 和 $\Phi_{\rm H}$ 可作为求解Si帽层中电场分布和电势分布的边界条件.

3.4. Si 帽层电势分布

表面的 Si 帽层与应变 SiGe 沟道有统一的掺杂 浓度 N_{eh},器件刚开启时,帽层中的自由载流子可忽 略不计,因而该层的 Poisson 方程为

$$\frac{\partial^2 \Phi_4(x)}{\partial x^2} = -\frac{qN_{\rm ch}}{\varepsilon_{\rm si}}, \quad (0 < x \le t_{\rm cap}), \quad (16)$$

$$E_4(x) = \frac{qN_{\rm ch}}{\varepsilon_{\rm si}} x - \frac{qN_{\rm ch}}{\varepsilon_{\rm si}} t_{\rm cap} + \frac{\varepsilon_{\rm sige}}{\varepsilon_{\rm si}} E_{\rm H} . \quad (17)$$

根据电势连续性有 $\Phi_4(t_{eap}) = \Phi_H$,利用该边界条件 $\mathcal{M}(17)$ 式积分,可得 Si 帽层中的电势分布

$$\begin{split} \Phi_{4}(x) &= -\frac{qN_{\rm ch}}{2\varepsilon_{\rm si}}x^{2} + \left(\frac{qN_{\rm ch}t_{\rm cap}}{\varepsilon_{\rm si}} - \frac{\varepsilon_{\rm sige}}{\varepsilon_{\rm si}}E_{\rm H}\right)x \\ &+ \Phi_{\rm H} + \frac{\varepsilon_{\rm sige}}{\varepsilon_{\rm si}}E_{\rm H}t_{\rm cap} - \frac{qN_{\rm ch}t_{\rm cap}^{2}}{2\varepsilon_{\rm si}}. \end{split}$$
(18)

 $E_4(x)$ 和 $\Phi_4(x)$ 可作为求解SiO₂ 栅氧化层中电场分 布和电势分布的边界条件.

3.5. SiO₂ 栅氧化层电势分布

SiO₂ 栅介质层的 Poisson 方程为
$$\frac{\partial^2 \Phi_5(x)}{\partial x^2} = 0, \quad (-t_{ox} < x \le 0), \quad (19)$$

式中, $\Phi_5(x)$ 为 SiO₂ 棚介质层中的电势分布. 根据 电位移连续性原理,在 x = 0 处,有 $\varepsilon_{ox} \frac{\partial \Phi_5(x)}{\partial x} \Big|_{x=0}$ = $\varepsilon_{si} \frac{\partial \Phi_4(x)}{\partial x} \Big|_{x=0}$, ε_{ox} 为 SiO₂ 材料的介电常数. 可得 SiO₂ 栅介质层中的电场强度为

$$E_{5}(x) = \frac{\varepsilon_{\text{sige}}}{\varepsilon_{\text{ox}}} E_{\text{H}} - \frac{q N_{\text{ch}} t_{\text{cap}}}{\varepsilon_{\text{ox}}}.$$
 (20)

又根据电势在 x = 0 处连续, 即 $\Phi_5(0) = \Phi_4(0)$, 可

得该层中的电势分布

$$\Phi_{5}(x) = \left(\frac{qN_{ch}t_{cap}}{\varepsilon_{ox}} - \frac{\varepsilon_{sige}}{\varepsilon_{ox}}E_{H}\right)x + \Phi_{H} + \frac{\varepsilon_{sige}}{\varepsilon_{si}}E_{H}t_{cap} - \frac{qN_{ch}t_{cap}^{2}}{2\varepsilon_{si}}.$$
 (21)

由(21)式可计算出 SiO₂ 栅介质表面的压降,即可求 得 Si_{1-x}Ge_x 量子阱沟道阈值电压和 Si 帽层表面寄 生沟道开启电压,因此器件栅极电压为

$$V_{\rm g} = \Phi_{5}(-t_{\rm ox}) + V_{\rm FB}$$

= $\Phi_{\rm H} - \left(\frac{t_{\rm ox}}{\varepsilon_{\rm ox}} + \frac{t_{\rm cap}}{2\varepsilon_{\rm si}}\right) q N_{\rm ch} t_{\rm cap}$
+ $\left(\frac{t_{\rm ox}}{\varepsilon_{\rm ox}} + \frac{t_{\rm cap}}{\varepsilon_{\rm si}}\right) \varepsilon_{\rm sige} E_{\rm H} + V_{\rm FB},$ (22)

式中V_{FB}为平带电压,可表示为

$$V_{\rm FB} = \phi_{\rm sige} - \phi_{\rm ssi} + \frac{Q_{\rm ox}}{C_{\rm ox}}, \qquad (23)$$

式中, ϕ_{sige} 为多晶 Si_{1-y}Ge_y 栅的功函数, ϕ_{ssi} 为应变 Si 的功函数, Q_{ox} 为 SiO₂ 中的电荷, C_{ox} 为 SiO₂ 栅氧 电容.

3.6. Si1-xGex 量子阱沟道阈值电压模型

当 $\Phi_{\rm H} = \Phi_{\rm TB}$ 时,Si_{1-x}Ge_x沟道开始强反型,可表 示为Si 衬底和Si_{1-x}Ge_x沟道阈值电势的平均 值^[14]为

$$\Phi_{\rm TB} = -\frac{kT}{q} \left[\ln \frac{N_{\rm ch}}{n_{\rm i,SiGe}} + \ln \frac{N_{\rm b}}{n_{\rm i,Si}} \right] + \frac{\Delta E_{\rm v}}{q}, \quad (24)$$

式中, ΔE_v 为 Si 与压应变 SiGe 的价带差, $n_{i,SiGe}$ 为压 应变 SiGe 的本征载流子浓度, $n_{i,Si}$ 为 Si 的本征载流 子浓度.根据全耗尽近似,能计算出衬底中最大耗 尽层深度为

$$t_{\rm d} = \sqrt{\left(R_{\rm s}t_{\rm sige} + t_{\rm buffer}\right)^2 - \frac{2\varepsilon_{\rm si}\Phi_{\rm TB}}{qN_{\rm b}} - R_{\rm s}\frac{N_{\rm ch}t_{\rm sige}^2}{N_{\rm b}}}{N_{\rm b}}$$
$$- t_{\rm buffer} - R_{\rm s}t_{\rm sige}, \qquad (25)$$

式中, $R_{e} = \frac{\varepsilon_{si}}{\varepsilon_{sige}}$,将(13),(23),(24),(25)式代人 (22)式,可得量子阱沟道阈值电压为

$$V_{\rm TB} = \Phi_{\rm TB} - \left(\frac{t_{\rm ox}}{\varepsilon_{\rm ox}} + \frac{t_{\rm cap}}{2\varepsilon_{\rm si}}\right) q N_{\rm ch} t_{\rm cap} + \left(\frac{t_{\rm ox}}{\varepsilon_{\rm ox}} + \frac{t_{\rm cap}}{\varepsilon_{\rm si}}\right) \varepsilon_{\rm sige} E_{\rm H} + V_{\rm FB}.$$
 (26)

3.7. Si 帽层表面寄生沟道开启电压模型

当 Si 帽层表面势 $\Phi_4(0)$ 达到强反型所需电势

$$\boldsymbol{\Phi}_{\mathrm{TS}} = -\frac{kT}{q} \left[\ln \frac{N_{\mathrm{ch}}}{n_{\mathrm{i,Si}}} + \ln \frac{N_{\mathrm{b}}}{n_{\mathrm{i,Si}}} \right], \qquad (27)$$

即 $\Phi_4(0) = \Phi_{TS}$, 由(18) 式可得

$$\Phi_{\rm H} = \Phi_{\rm TS} - \frac{\varepsilon_{\rm sige}}{\varepsilon_{\rm si}} E_{\rm H} t_{\rm cap} + \frac{q N_{\rm ch} t_{\rm cap}^2}{2\varepsilon_{\rm si}}.$$
 (28)

将(28)式代入(22)式,可得表面寄生沟道的开启电 压为

$$V_{\rm TS} = \Phi_{\rm TS} - \frac{t_{\rm ox}}{\varepsilon_{\rm ox}} (qN_{\rm ch}t_{\rm cap} - \varepsilon_{\rm sige}E_{\rm H}) + V_{\rm FB}, (29)$$

则(26)式,(29)式分别为所求得的 Si_{1-x}Ge_x 量子阱 沟道阈值电压模型和 Si 帽层表面寄生沟道的开启 电压模型.

4. 仿真分析与验证

从(26)式和(29)式中可知,Si_{1-x}Ge_x量子阱沟 道阈值电压和 Si 帽层表面寄生沟道开启电压分别 与多晶 Si_{1-y}Ge_y 栅 Ge 组分、Si_{1-x}Ge_x量子阱沟道 Ge 组分、栅氧化层厚度 t_{ox} 、Si 帽层厚度 t_{cap} 、沟道区 掺杂浓度 N_{ch} ,衬底掺杂浓度 N_{b} 有关,因此对(26) 式和(29)式分别进行数值仿真,所用参数如表 1 所示.

表1 所用参数列表

$\phi_{ m si}/{ m eV}$	$\Delta E_{\rm v}/{\rm eV}$	$\pmb{arepsilon}_{ m sige}$	$\boldsymbol{arepsilon}_{\mathrm{si}}$	$\mathcal{E}_{_{0X}}$	$\varepsilon_{o}/(F/m)$
4.6	0. 74 <i>x</i>	11.9 + 4.1x	11.9	3.9	8. 854×10^{-12}

根据 Hellberg, Zhang 和 Petersson 的实验结 果^[15], 拟合出 P⁺多晶 Si_{1-y}Ge_y 栅功函数 $\phi_{siGe} = 0.51448y^2 - 1.0029y + 5.1619.$

图 3 为多晶 Si_{1-y}Ge_y 栅 Ge 组分为 y = 0.5 时, 量子阱沟道阈值电压和表面寄生沟道开启电压与 Si_{1-x}Ge_x 量子阱沟道 Ge 组分关系.如图所示,随沟 道 Ge 组分的增加 V_{TB} 降低,这是由于随着 Ge 组分 的增加,Si_{1-x}Ge_x 沟道的价带开始向上移动,即 ΔE_{v} 随 Ge 组分的增加而线性增大.价带的移动导致了 $| \boldsymbol{\Phi}_{\text{TB}} |$ 的减小,因此同等数量的空穴可在相对低的 栅压下进入量子阱沟道,从而导致了 V_{TB} 的降低.当 Ge 组分低于一定值时, ΔE_{v} 不够大,导致量子阱沟 道不足以束缚空穴,使空穴能够直接进入表面沟 道,造成表面沟道先开启. V_{TS} 的变化情况与 V_{TB} 相 反,这是由于随 Ge 组分的增加,空穴从量子阱沟道 进入表面沟道所需克服的势垒变高,所以阈值电压



图 3 量子阱沟道阈值电压和表面寄生沟道开启电压与量子阱 沟道 Ge 组分关系

升高.因此在器件设计中,量子阱沟道 Ge 组分应至 少大于 V_{TB}与 V_{TS}两条曲线的交点,即 x≥0.1,以保 证量子阱沟道有足够高的势垒束缚空穴,避免表面 寄生沟道较早的开启.

图 4 为量子阱沟道阈值电压和表面寄生沟道开 启电压与栅氧化层厚度 t_{ox}的关系,从图中可以看 出,随着 t_{ox}的增厚,量子阱沟道和表面寄生沟道的 阈值电压都提高了,这是由于随着 t_{ox}增加,栅极对 沟道的控制能力减弱,造成阈值电压的提高.

图 5 为量子阱沟道阈值电压和表面寄生沟道开 启电压与 Si 帽层厚度的关系.如图所示, V_{TB}随 Si 帽 层厚度 t_{cap}的增加而升高,这是由于 t_{cap}的增厚造成 栅串联电容的减小从而导致了栅极对量子阱沟道 的控制能力减弱, 而表面寄生沟道 V_{TS}则随着 t_{cap}的 增加而减小, 这是因为较厚的 Si 帽层 t_{cap}更容易达 到强反型时所需的两倍费米势, 其特性逐渐接近体 硅 pMOS 的阈值电压特性, 在其他参数不变的情况



图4 量子阱沟道阈值电压和表面寄生沟道开启电压与栅氧化 层厚度 t_{ox}的关系



图 5 量子阱沟道阈值电压和表面寄生沟道开启电压与 Si 帽层 厚度的关系

下,如果 t_{cap}厚度大于 20 nm,则表面寄生沟道先于 量子阱沟道开启.反之,如果减薄 t_{cap}至 5 nm 则可以 很好的抑制表面沟道的开启.



图 6 量子阱沟道阈值电压和表面寄生沟道开启电压与沟道区 掺杂浓度的关系

图 6 为量子阱沟道阈值电压和表面寄生沟道开 启电压与沟道区掺杂浓度的关系.如图所示,量子 阱沟道阈值电压和表面寄生沟道开启电压随着沟 道区掺杂浓度 N_{eh}的增加而同时提高,当沟道掺杂 浓度 N_{eh}小于 10¹⁷时,阈值电压和表面寄生沟道开启 电压变化不大,这是因为较低的沟道掺杂浓度 N_{eh} 很容易完全耗尽,因此对电压的影响很小.当 N_{eh}大 于 10¹⁷时,阈值电压和表面寄生沟道开启电压的变 化幅度增大,这是因为随着 N_{eh}的提高,沟道需要更 高的栅压才能完全耗尽,同时沟道达到强反型时所 需的费米势提高,因此量子阱沟道阈值电压和表面 寄生沟道开启电压迅速提高.

图 7 为量子阱沟道阈值电压和表面寄生沟道开



图 7 量子阱沟道阈值电压和表面寄生沟道开启电压与衬底掺 杂浓度的关系

启电压与衬底掺杂浓度的关系.如图所示, V_{TB}和 V_{TS} 均随 N_b 的增大而增大,这是由于 N_b 的增大使器件 量子阱沟道和表面寄生沟道强反型时所需的费米 势均增大,因此造成阈值电压的升高.



图 8 量子阱沟道阈值电压和表面寄生沟道开启电压与多晶 SiGe 栅 Ge 组分关系

图 8 为量子阱沟道阈值电压和表面寄生沟道开 启电压与多晶 SiGe 栅 Ge 组分关系.如图所示,无论 是 V_{TB}还是 V_{TS}都随多晶 SiGe 栅 Ge 组分的增大而提 高,这是由于多晶 SiGe 栅随着 Ge 组分的增大其功 函数降低,使平带电压 V_{FB}降低,则阈值电压升高. Ge 组分从 0 到 1 阈值电压的变化幅度约 0.5 V,所 以采用多晶 SiGe 做器件的栅材料,对器件的阈值电 压有很宽的调节范围.

为了验证模型的正确性,我们使用器件模拟器 ISE 对多晶 SiGe 栅量子阱沟道 pMOS 进行仿真,并 参考 Yeo 等人的实验结果^[16]与 MATLAB 计算得到 的量子阱阈值电压和表面寄生沟道开启电压进行



图 9 量子阱沟道阈值电压和表面寄生沟道开启电压与量子阱 沟道 Ge 组分关系

比对,如图9所示.图中实线为Si_{1-x}Ge_x量子阱沟道 阈值电压模型数值仿真结果,虚线为Si帽层表面寄 生沟道开启电压模型仿真结果,实心圆点代表Yeo 等人采用外延技术制造沟道Ge组分为0.24的量子 阱 pMOS 阈值电压值,实心方框和空心方框分别表 示了运用ISE 对器件模拟仿真所得量子阱沟道阈值 电压值和表面寄生沟道开启电压值.从图中可看出 计算结果与仿真结果基本符合,从而证明了模型的 正确性.

5. 结 论

本文在分析多晶 SiGe 栅量子阱沟道 pMOS 器 件各层电势分布的基础上,建立了量子阱沟道阈值 电压模型 V_{TB}和表面寄生沟道开启电压模型,并对 该模型进行了数值分析与验证.研究结果表明:V_{тв} 和 V_{TS} 随多晶 Si_{1-x}Ge_x 栅 Ge 组分的增加同时升高; V_{TB}随 Si_{1-x}Ge_x 层中 Ge 组分的增大而降低, V_{TS}随 Ge 组分的增大而升高; VTB和 VTS均随衬底掺杂浓度 N_b、沟道区掺杂浓度 N_{ch}、栅氧化层厚度的提高而提 高;Vm随帽层的增厚而提高,Vm则随 Si 帽的增厚而 降低.因此,在器件设计中,为了避免表面寄生沟道 的开启对器件性能的影响,Si 帽层的厚度应该控制 在一定范围内,并提高Si1-*Ge* 量子阱沟道中Ge组 分浓度,例如在本文的结构参数和物理参数下,Si 帽层的厚度不应超过5 nm,沟道中 Ge 组分至少大 于0.1,则能避免量子阱沟道的开启,使器件主要工 作在 Si1_, Ge, 量子阱沟道.

- Currie M T 2004 IEEE international Conference on integrated Circuit Design and Technology 2004 p261
- [2] Zhang Z F, Zhang H M, Hu H Y, Xuan R X 2009 Acta Phys. Sin. 58 4948 (in Chinese) [张志锋、张鹤鸣、胡辉勇、宣荣喜 2009 物理学报 58 4948]
- [3] Song J J , Zhang HM, Hu H Y, Dai X Y 2008 Acta Phys. Sin.
 57 5918 (in Chinese) [宋建军、张鹤鸣、胡辉勇、戴显英 2008 物理学报 57 5918]
- [4] Song J J, Zhang H M, Hu H Y, Dai X Y, Xuan R X 2007 Chin. Phys. 16 3827
- [5] LeGoues F K, Rosenberg R, Nguyen T, Himpsel F 1989 J. Appl. Phys. 65 1721
- [6] Nayak D K, Kamjoo K, Park J S, Woo J C S 1990 Appl. Phys. Lett. 57 369
- [7] Liao W S, Liaw Y G, Mao-Chyuan 2008 IEEE Electron Devices Lett. 29 86
- [8] Gilmer D C, Schaeffer, Taylor J K 2010 IEEE Trans. Electron

Devices 57 898

- [9] Zhang H M, Cui X Y, Hu H Y, Dai X Y, Xuan R X 2007 Acta Phys. Sin. 56 3504 (in Chinese)[张鹤鸣、崔晓英、胡辉勇、 戴显英、宣荣喜 2007 物理学报 56 3504]
- [10] Nayak D K, Woo J C S, Park J S 1991 IEEE Electron Devices Lett. 12 154
- [11] Ponomarev Y V, Salm C, Schmitz J, Woerlee P H 1997 IEDM p829
- [12] Lee W C 1999 IEEE Electron Devices Lett. 20 232
- [13] King T J, McVittie J P, Saraswat K C, Pfiester J R 1994 IEEE Trans. Electron Devices 41 228
- [14] Nayfeh H M, Hoyt J L, Antoniadis D A 2004 IEEE Trans. Electron Devices 51 2069
- [15] Hellberg P E, Zhang S L, Petersson C S 1997 IEEE Electron Devices Lett. 18 456
- [16] Yeo Y C, Lu Q, King T J, Hu C M 2000 IEDM p753

Threshold voltage model for quantum-well channel pMOSFET with poly SiGe gate *

Qu Jiang-Tao[†] Zhang He-Ming Wang Guan-Yu Wang Xiao-Yan Hu Hui-Yong

(Key Lab of Wide Band-Gap Semiconductor Materials and Devices, School of Microelectronics, Xidian University, Xi'an 710071, China) (Received 4 June 2010; revised manuscript received 17 August 2010)

Abstract

In this paper, threshold voltage model of quantum-well channel pMOSFET with p + polycrystalline SiGe gate and its cut-in voltage model were established based on solving Poisson equation while considering the impact of free carrier. The effects of relevant parameters (Ge concentration of poly SiGe gate, Ge concentration of quantum-well SiGe channel, thickness of oxide layer, thickness of Si cap layer, doping content of quantum-well SiGe channel, and doping content of substrate) on threshold voltage and cut-in voltage of the parasitic channel was analysed by numerical analysis, and obtained the methods to restrain the opening of parasitic channel. The results of the models are in good agreement with that of experiment reported as well as of ISE simulation.

Keywords: polycrystalline SiGe gate, parasitic channel, quantum-well channel, threshold voltage PACS: 85.30.-Z, 85.30. De, 85.30. Tv

^{*} Project supported by the National Ministries and Commissions (Grant Nos. 51308040203, 9140A08060407DZ0103, 6139801).

[†] E-mail: taoq716@ foxmail. com