

偏置条件对 SOI NMOS 器件总剂量辐照效应的影响*

卓青青[†] 刘红侠 杨兆年 蔡惠民 郝跃

(西安电子科技大学微电子学院, 宽禁带半导体材料与器件教育部重点实验室, 西安 710071)

(2012 年 4 月 24 日收到; 2012 年 6 月 14 日收到修改稿)

本文研究了 $0.8 \mu\text{m}$ SOI NMOS 晶体管, 经剂量率为 $50 \text{ rad}(\text{Si})/\text{s}$ 的 $^{60}\text{Co} \gamma$ 射线辐照之后的总剂量效应, 分析了器件在不同辐照条件和测量偏置下的辐照响应特性。研究结果表明: 器件辐照时的栅偏置电压越高, 辐照后栅氧化层中积累的空穴陷阱电荷越多, 引起的漏极泄漏电流越大。对于漏偏置为 5 V 的器件, 当栅电压大于阈值电压时, 前栅 I_D-V_G 特性曲线中的漏极电流因碰撞电离而突然增大, 体电极的电流曲线呈现倒立的钟形。

关键词: 总剂量辐照效应, 泄漏电流, 栅偏置条件, 碰撞电离

PACS: 07.85.Fv, 61.80.Ed, 24.50.+g

1 引言

与体硅 MOSFET 相比, 基于 SOI(绝缘体上硅)技术的 MOSFET 器件的抗辐照性能优越, 已被广泛应用于空间、军事等领域。20世纪90年代以来, 因为 SOI 材料质量的大幅度提高和制造成本的降低, SOI 技术向消费电子领域迅速发展。文献 [1] 给出了 SOI 材料进步对现代 SOI 技术发展的深远影响。SOI 技术实现了器件有源区和衬底的全介质隔离, 消除了传统体硅 CMOS 的四层 p-n-p-n 闩锁效应。SOI 技术的敏感体积比体硅小得多, 具有更好的抗单粒子及抗瞬时辐照的能力, 但是辐照导致的绝缘埋氧层的陷阱电荷存在, 使得 SOI 技术的总剂量效应比体硅器件更加的复杂。

近些年来, 国内外大量学者都针对 SOI 技术的总剂量辐照效应进行了深入研究, 主要涉及辐照引起的 SOI 器件性能退化及物理机理^[2-4], 提出了很多分离埋氧层中的陷阱电荷和界面态的方法^[5-7], 为研究 SOI 的辐照效应提供了理论基础和分析手

段。SOI 技术的总剂量辐照效应不仅与生产工艺和器件结构有关, 还与辐照过程中器件的偏置状态相关。文献 [8] 研究了 $0.18 \mu\text{m}$ 全耗尽 SOI NMOS 在 50 keV X 射线辐照下, 不同沟道长度的 SOI 器件处于不同偏置状态下的辐照响应。文献 [9] 报道了不同工艺节点的 SOI MOS 器件在 10 keV X 射线下的抗辐照性能, 通过实验研究了体接触和无体接触 SOI 器件的最坏偏置状态。国内外已经发表的大量论文中, 对 SOI 器件在总剂量辐照条件下, 器件退化的物理机理有了一定的研究成果。但是, 对泄漏电流的一些特殊现象(负栅漏电压导致漏电流随剂量持续增加)仍然没有完整和成熟的理论解释。对于不同辐照偏置条件对 SOI 器件性能的影响, 有不同的研究结果, 看法各不相同, 甚至有的结论完全相反。

本文主要研究 $0.8 \mu\text{m}$ SOI NMOS 器件处于不同偏置下, 辐照前后的栅极泄漏电流。辐照时栅极偏置电压越高, 栅氧化层中俘获的空穴陷阱电荷越多, 器件泄漏电流增大。开态偏置条件下, 测量输出特性曲线时, 漏极电压不同, SOI 器件呈现出不同的行

* 国家自然科学基金(批准号: 61076097, 60936005), 教育部科技创新工程重大项目培育资金(批准号: 708083) 和中央高校基本科研业务费专项资金(批准号: 200110203110012) 资助的课题。

† E-mail: zhuoqq.2006@163.com

为. $V_D = 0.1$ V 时, I_D - V_G 曲线仅在亚阈区出现了泄漏电流增大的趋势; $V_D = 5$ V 时, 栅极扫描电压大于阈值后, 从源极沿沟道漂移到漏极的电子, 在漏极附近的强电场作用下, 产生碰撞电离. 漏极电流急剧增大, 同时产生很大的体空穴电流.

2 辐照实验和测试

实验样品为 $0.8\text{ }\mu\text{m}$ 工艺的 SOI NMOS 器件, 所有样品均为陶瓷封装, 工作电压为 5 V. 图 1 分别是 SOI 器件的版图示意图和 SEM 剖面图, 版图采用带两个 p^+ 体引出端的 H 型栅结构 (可以有效的抑制边缘晶体管效应), 宽长比 $W/L = 8\text{ }\mu\text{m}/0.8\text{ }\mu\text{m}$; SOI 器件的栅氧化层厚

度为 12.5 nm , 顶层硅膜厚度为 160 nm , 埋氧层厚度为 375 nm .

电离辐照实验用西北核技术研究所的 $^{60}\text{Co}\gamma$ 射线源照射, 选取的剂量率为 $50\text{ rad}(\text{Si})/\text{s}$. 总剂量测试点为 $50\text{ krad}(\text{Si})$, $200\text{ krad}(\text{Si})$, $300\text{ krad}(\text{Si})$, 达到设定剂量点对器件进行移位测试. 为了确保辐照测试数据的精确性, 每次测量在 30 min 之内完成. 辐照实验前后器件的电参数测量和提取是通过计算机、HP4156A 半导体精密参数分析仪、HP3488A 程控开关和器件测试架, 组成的半导体参数自动化测量系统完成的. 辐照实验过程中器件的电极偏置和辐照实验前后器件测试的设置如表 1 所示, 其中 V_G , V_S , V_D , V_B 和 V_{SUB} 分别是栅极, 源极, 漏极, 体电极和衬底电极施加的电压.




图 1 SOI 器件的(a)版图示意图和(b)SEM 剖面图

表 1 器件辐照和测试时的偏置条件

辐照时器件偏置条件	V_G/V	V_S/V	V_D/V	V_B/V	V_{SUB}/V
开态	5	0	0	0	0
零态	0	0	0	0	0
测试时器件偏置条件	V_G/V	V_S/V	V_D/V	V_B/V	V_{SUB}/V
前栅转移特性 低漏压	-1—5	0	0.1	0	0
高漏压	-1—5	0	5	0	0

3.1 辐照偏置条件的影响

3 实验结果分析

总剂量辐照在氧化层中引入电子空穴对, 在外加电场的作用下, 这些电子空穴对进行漂移扩散运动. 因此辐照后, 氧化层中出现了大量正的空穴陷阱电荷, 导致器件阈值电压负向漂移, 泄漏电流增大. 当辐照剂量导致器件阈值电压小于 0 V 时, 器件不能关断, 引起失效.

图 2 是 $0.8\text{ }\mu\text{m}$ SOI NMOS 在不同的栅偏置条件下, 辐照前后测试的前栅 I_D - V_G 曲线. 其中实心的符号表示辐照时栅极接地, 空心的符号表示辐照时表示栅极偏置为 5 V, 其他各个电极的偏置如表 1 所示. 转移特性曲线中, 纵坐标是漏极电流 I_D , 取对数坐标. 横坐标是栅极扫描电压 V_G , 从 -1 V 增加到 5 V. 从图 2 中可以看出, 两种辐照偏置后的

阈值电压均负向漂移, 阈值电压漂移程度几乎相同。当栅极电压 $V_G = 0$ V 时, 泄漏电流 I_D 很小, 直到总剂量增加到 300 krad(Si) 时, 泄漏电流值都小于 1×10^{-11} A。当栅极电压 $V_G = 5$ V, $V_G = -1$ V 时, 剂量是 200 krad(Si), 泄漏电流为 3×10^{-11} A; 当剂量增大到 300 krad(Si), 电流也增大到 1×10^{-8} A。

图 2 的 I_D-V_G 转移特性曲线, 说明了辐照时栅极偏置电压对器件辐照特性的影响。当辐照偏置为零态时, 栅极电压 $V_G = 0$ V, 氧化层中的电子与空穴的复合占主要地位。当辐照偏置为开态时, 栅极电压 $V_G = 5$ V, 栅氧化层中形成很高的电场, 使氧化层中由辐照产生的电子空穴对快速分离, 向不同电极方向运动。偏压越高, 电场越强, 电子漂移速度越快, 电子和空穴复合的机会越少。氧化层中俘获的正电荷数量增多, 移动到 SiO_2/Si 界面附近的电荷也增加。因此器件的泄漏电流随剂量不断增大, 最终导致器件不能正常截止, 器件失效。




图 2 不同栅偏置条件辐照前后的前栅 I_D-V_G 曲线

3.2 测量偏置的影响

图 3 是 0.8 μm SOI NMOS 样品在测量偏置不同时, 辐照前后测量的前栅 I_D-V_G 曲线。其中实心的符号表示测量时漏极电压 $V_D = 0.1$ V, 空心的符号表示测量时漏极偏置 $V_D = 5$ V, 其他各个电极的偏置如表 1 所示。

从图 3 可以看到, 不同剂量条件下的转移特性曲线中, 当栅极电压 V_G 增加到阈值电压附近时, 漏极电流突然增大。这是因为在 SOI NMOS 器件的漏极发生了碰撞电离^[2]。当漏极偏置 $V_D = 5$ V 时, 漏极附近电场很强。随着栅极电压逐渐增大, 器件表面形成导通沟道, 电子从源极漂移到漏区。这些电子在漏极附近的强电场中不断加速, 当获得的能量大于硅的禁带宽度之后, 激发出更多的电子空穴

对。因此漏极电流在很短的时间内从 1×10^{-7} A 增大到 1×10^{-4} A 左右。随着栅极电压进一步增大, 漏/体结的电场强度慢慢减小, 碰撞电离率也随之减小。最后, 碰撞电离现象消失, 漏极电流恢复到正常趋势。

从图 3 中还可以看到, 在测量偏置为高漏压的转移特性曲线中, 随着栅极电压越负, 泄漏电流越大。当 $V_{GD} = -6$ V 时, 泄漏电流最大。当测量偏置为低漏压时, 没有观察到相同的情况。随栅极电压增大, 泄漏电流逐渐增大。




图 3 漏偏置不同时辐照前后测量的前栅 I_D-V_G 曲线




图 4 栅漏重叠区产生强电场 (V_{GD} 足够低), 导致 BBT 电流形成的示意图

SOI 器件的 GIDL(gate induced drain leakage), 是由栅漏重叠区的 BBT(band to band tunneling) 效应导致的^[3]。图 4 很清楚的标示着由 BBT 产生的电子电流和空穴电流。在负的栅极电压和正的漏极电压同时作用的条件下, 前栅界面附近展宽的漏/体耗尽区中产生了一个很强的电场区。当 ε_S 足够高, 使能带弯曲大于禁带宽度 E_G 时, 带带隧穿过程被触发。在一阶近似的条件下, 为了引起带带隧穿(BBT) 效应所需要的电场强度如下:

$$\varepsilon_S \approx \frac{-V_{GD,min} - \frac{E_G}{q}}{3T_{ox}}, \quad (1)$$

其中 ε_S 是引起 BBT 效应的电场强度, E_G 是硅的禁带宽度, T_{ox} 是栅漏重叠区的氧化层厚度, $V_{GD,min}$ 是引起带带隧穿所需要的最小的栅漏电压。尺度因

子 3 是硅和二氧化硅介电常数的比值.

如图 5 的能带图所示, 从能带论的角度来说, BBT 就是价带电子从反型的漏区表面越过硅的禁带, 隧穿到准中性漏区的导带; 价带的空穴自由的运输到器件的体区. 通过数值计算得到, 由 BBT 产生的漏区的电子电流值为

$$\begin{aligned} I_{n,BBT} &= qA \int_W G_{BBT} dx \\ &= qAWG_{BBT}, \end{aligned} \quad (2)$$

其中, G_{BBT} 是高场区的 BBT 效应的载流子产生率, 文献 [3] 给出了具体计算公式. W 和 A 分别是高场区的宽度和面积.




图 5 带带隧穿(BBT)电流穿过器件漏/体结的能带图

从图 3 中还可以看到, 当测量的漏极偏置 $V_D = 5$ V 时, 200 krad(Si) 剂量之前的转移特性曲线, 均出现 GIDL. 即栅极偏置电压越负, 泄漏电流越大. 但是, 随着总剂量水平的增加, 高负栅漏电压引起的栅致泄漏电流趋势在减小. 当辐照剂量增加到 300 krad(Si), 泄漏电流随栅极电压增大. 在图 3 的 I_D-V_G 曲线中, 已经观察不到负栅压, 高电流的现象. 说明随着总剂量的增加, 栅氧化层中俘获的空穴陷阱越来越多, 由氧化层中空穴陷阱引起的 NMOS 器件的泄漏电流不断增加, 逐渐地超过了 BBT 效应引起的泄漏电流.

3.3 辐照对 MOS 器件体电流的影响

本文中的样品版图采用带两个 p^+ 体引出端的 H 形栅结构. 当 $V_D = 5$ V 时, 在 MOSFET 的漏极附近因碰撞电离而产生大量电子空穴对. 其中电子由漏极流出, 形成漏极泄漏电流的一部分, 由图 3 中可以观察到. 但是产生的空穴有多种流向, 其中

一部分流向栅, 类似于热电子; 绝大部分流向体区; 对于短沟道器件, 一些空穴将流到源.

本文的样品因为沟道长度为 $0.8 \mu\text{m}$, 又有良好的体连接, 体电极将会吸收大部分的空穴电流, 而几乎不会有空穴流向栅极和源极. 从图 6 可以看到, 衬底电流是栅极电压的函数, 首先随 V_G 增加, 达到最大值后又减小. 假设碰撞电离在夹断区或者强场区域均匀发生, 衬底电流可以表示为

$$I_B = I_D \times a_i \times x_D, \quad (3)$$

上式中 a_i 是电离率, 表示单位距离产生的电子空穴对的数目, 是电场的函数. x_D 表示强场区的长度, 可以近似认为 x_D 与 V_G 没有关系, 则 I_B 由 a_i 和 I_D 两个因素决定. 当 V_D 恒定时, 随着 V_G 的增大, I_D 和 V_{DSAT} ($V_{DSAT} \approx V_G - V_{TH}$, V_{DSAT} 是饱和漏电压, V_{TH} 是阈值电压) 都增大. E_x 表示碰撞电离区的电场, 其值由下面的表达式来计算:

$$E_x = \frac{V_D - V_{DSAT}}{x_D}, \quad (4)$$

由(4)式看出, 当 V_{DSAT} 增大时, 强场区内的平均横向电场减小, 进一步引起碰撞电离率 a_i 的减小. 所以在 V_G 增大的过程中, I_D 将增大而 a_i 将减小. 因为这两个相互冲突的因素, I_B 最初增加时, 是由于漏极电流随 V_G 的增加而引起的; 对于大的 V_G , I_B 的减小是由于 a_i 的减小造成的. 当这两种因素互相平衡时, I_B 达到最大值. 当 V_G 继续增大时, a_i 继续减小直到碰撞电离消失, 这时 I_B 成为 pn 结反向饱和电流.




图 6 漏偏置不同时辐射前后测量的 I_B-V_G 曲线

从图 6 中还可以看到, 当栅极电压大于阈值电压时, 沟道导通, 电子从源区漂移到漏区, 在漏区附近的强电场中产生碰撞电离. 漏极收集电子电流时, 体收集空穴电流. 随着剂量的增加, 阈值电压

负向漂移, 体收集空穴电流的起始栅极电压也负向漂移, 和图 3 中漏极电流突然增大对应的栅极电压相对应.

另外, 随着器件阈值电压的减小, V_{DSAT} ($V_{DSAT} \approx V_G - V_{TH}$) 增大. 由(4)式得到, 沟道强场区的平均横向电场减小, 引起 a_i 的减小. 从(1)式中可以看出, 电离率减小, 体空穴电流减小. 因此随着总剂量水平的增加, 体空穴电流的峰值减小, 形状相似, 呈现出倒立的钟形.

随着沟道长度的减小, 雪崩产生的空穴向源极流动的趋势增加. 体空穴电流构成了寄生 NPN 双极晶体管(源 - 衬底 - 漏相当于发射区 - 基区 - 集电区)的基极电流. 到达源区的空穴会引起大量电子沿着沟道注入漏区, 这些电子被漏极收集, 形成附加的漏极泄漏电流.

4 结 论

本文分析了剂量率 50 rad(Si)/s 的 ^{60}Co γ 射线的辐照之后 0.8 μm SOI NMOS 的总剂量辐照效应, 讨论了其在不同辐照偏置和测量偏置下的总剂量辐照特性. 研究结果表明, 该样品辐照时的栅偏置电压越高, 辐照之后栅氧化层中积累的陷阱电荷越多, 引起的泄漏电流越大. 当测量偏置为高漏压时, 在栅极电压大于阈值电压后, 漏极电流因为碰撞电离突然增大, 而体电极的电流曲线呈现出倒立的钟形. 当 SOI 器件沟道较短时, 碰撞电离在很短的时间内就产生了很大的空穴电流. 这些空穴积累在体区, 提高了 SOI 器件体区电势, 产生寄生的 NPN 晶体管效应. 沟道长度进一步减小, 寄生晶体管的增益不断增大, 所以短沟道器件并不适用于辐照环境.

-
- [1] Schwank J R, Shaneyfelt M R, Fleetwood D M, Felix J A, Dodd P E, Paillet P, Ferlet-Cavrois V 2008 *IEEE Trans. Nucl. Sci.* **55** 1833
 - [2] Paillet P, Gaillardin M, Ferlet-Cavrois V, Torres A, Faynot O, Jahan C, Tosti L, Cristoloveanu S 2005 *IEEE Trans. Nucl. Sci.* **52** 2345
 - [3] Adell P C, Barnaby H J, Schrimpf R D, Vermeire B 2007 *IEEE Trans. Nucl. Sci.* **54** 2174
 - [4] Liu Z L Hu Z X Zhang Z X Shao H Ning B X Bi D W Chen M Zou S C 2011 *Acta Phys. Sin.* **60** 116013 (in Chinese) [刘张李, 胡志远, 张正选, 邵华, 宁冰旭, 毕大炜, 陈明, 邹世昌 2011 物理学报 **60** 116013]
 - [5] Fleetwood D M, Shaneyfelt M R, Schwank J R, Winokur P, Sexton F 1989 *IEEE Trans. Nucl. Sci.* **36** 1816
 - [6] Jun B, Fleetwood D M, Schrimpf R, Zhou X, Montes E, Cristoloveanu S 2003 *IEEE Trans. Nucl. Sci.* **5** 1891
 - [7] Schwank J R, Fleetwood D M, Shaneyfelt M R, Winokur P 1993 *IEEE Trans. Nucl. Sci.* **40** 1666
 - [8] Flament O, Torres A, Ferlet-Cavrois V 2003 *IEEE Trans. Nucl. Sci.* **5** 2316
 - [9] Ferlet-Cavrois V, Colladant T, Paillet P, Leray J, Musseau O, Schwank J R, Shaneyfelt M R, Pelloie J, Poncharraor J P 2000 *IEEE Trans. Nucl. Sci.* **47** 2183

The total dose irradiation effects of SOI NMOS devices under different bias conditions*

Zhuo Qing-Qing[†] Liu Hong-Xia Yang Zhao-Nian Cai Hui-Min Hao Yue

(Key Laboratory for Wide Band Gap Semiconductor Materials and Devices of Education, School of Microelectronics, Xidian University, Xi'an 710071, China)

(Received 24 April 2012; revised manuscript received 14 June 2012)

Abstract

Based on 0.8 μm process, in the paper we investigate the total dose irradiation effects of SOI NMOS devices under different bias conditions. The devices are exposed to ^{60}Co γ ray at a dose rate of 50 rad (Si)/s. In higher gate bias condition, the drain leakage current increases because more positive charges are trapped in the buried oxide. When the applied gate voltage is larger than the threshold voltage, its drain current of the front gate in I_D-V_G characteristic suddenly increases and the body current presents a unique upside down bell shape.

Keywords: total dose effect, leakage current, gate bias, impact ionization

PACS: 07.85.Fv, 61.80.Ed, 24.50.+g

* Project supported by the National Natural Science Foundation of China (Grant Nos. 61076097, 60936005), Cultivation Fund of the Key Scientific and Technical Innovation Project, Ministry of Education of China Program (Grant No. 708083), and the Specialized Research Fund for the Doctoral Program of Higher Education (Grant No. 200110203110012).

† E-mail: zhuoqq.2006@163.com