

# 应变Si n型金属氧化物半导体场效应晶体管 电荷模型\*

周春宇<sup>1)†</sup> 张鹤鸣<sup>1)</sup> 胡辉勇<sup>1)</sup> 庄奕琪<sup>1)</sup> 吕懿<sup>1)</sup> 王斌<sup>1)</sup> 王冠宇<sup>2)</sup>

1)(西安电子科技大学微电子学院, 宽禁带半导体材料与器件重点实验室, 西安 710071)

2)(重庆邮电大学光电工程学院, 重庆 400065)

(2013年8月29日收到; 2013年9月12日收到修改稿)

基于应变Si/SiGe器件结构, 本文建立了统一的应变Si NMOSFET电荷模型. 该模型采用电荷作为状态变量, 解决了电荷守恒问题. 同时采用平滑函数, 实现了应变Si NMOSFET端口电荷及其电容, 从亚阈值区到强反型区以及从线性区到饱和区的平滑性, 解决了模型的连续性问题. 然后采用模拟硬件描述语言Verilog-A建立了电容模型. 通过将模型的仿真结果和实验结果对比分析, 验证了所建模型的有效性. 该模型可为应变Si集成电路分析、设计提供重要参考.

**关键词:** 应变Si n型金属氧化物半导体场效应晶体管, 电荷模型, 平滑函数

**PACS:** 71.23.An, 71.70.Fk

**DOI:** 10.7498/aps.63.017101

## 1 引言

应变Si(strained-Si, SSi)材料具有高的载流子迁移率, 带隙可调, 与传统的Si工艺兼容等优点, 成为延续摩尔定律发展的关键技术而得到广泛研究<sup>[1,2]</sup>. 端口电容模型作为MOS器件的重要交流参数, 是器件建模和仿真的难点和核心. 关于应变Si NMOSFET电容的研究已有报道<sup>[3-7]</sup>, 然而已有的报道多集中于器件栅电容的研究, 且主要研究电容的积累区特性, 而针对于MOS器件而言, 器件多工作于耗尽和反型区, 对耗尽和反型区的研究鲜有报道, 同时未见完整的应变Si NMOSFET各个端口电荷和电容的报道, 无法实现完整的器件模型的建立以及将模型嵌入到仿真软件中.

对于MOS器件电容的模拟, 可以采用Meyer的建模方法<sup>[8]</sup>, 即Meyer电容. 然而采用Meyer电容, 存在电荷不守恒问题, 而电荷守恒在动态RAM和开关电容滤波器等电路中至关重要<sup>[9]</sup>. 为了克

服Meyer电容模型中的缺陷, 可以通过将电荷定义状态变量来克服, 即采用基于电荷的电容模型<sup>[10]</sup>. 本文基于应变Si NMOSFET漏电流的研究, 在线性区、饱和区以及亚阈值区分别建立了器件的端口电荷模型, 然而采用分段函数的方法建立的电荷模型从亚阈值区到强反型区以及从线性区到饱和区存在电容特性的不连续, 使得在电路仿真中存在动态特性的不连续, 降低了模型精度. 因此随后采用平滑函数, 实现了应变Si NMOSFET端口电荷和电容, 从亚阈值区到强反型区以及从线性区到饱和区的平滑性, 解决了模型的连续性问题. 最终建立了统一的应变Si NMOSFET电荷模型. 然后采用Verilog-A语言描述了器件端口电容特性.

最后通过将模型的计算结果和实验结果进行的比较, 进一步证明了本文建立的应变Si NMOSFET电荷模型的正确性. 为应变Si器件的分析和设计提供了重要参考, 也为进一步进行集成电路设计提供了重要理论基础.

\* 教育部博士点基金(批准号: JY0300122503)、中央高校基本业务费(批准号: K5051225014, K5051225004)和陕西省自然科学基金(批准号: 2010JQ8008)资助的课题.

† 通讯作者. E-mail: chunyu Zhou@stu.xidian.edu.cn

## 2 理论模型推导

如图1所示, 为应变Si NMOSFET结构示意图. 弛豫SiGe层为虚拟衬底, 赝晶生长一层很薄的Si层, 由于Si和SiGe晶格常数的不同, 在Si层中引入了张应变. 其中S, G, D和B分别为器件和源、栅、漏和衬底端.  $T_{\text{SSi}}$  为应变Si层的厚度,  $W_D$  为衬底耗尽层厚度,  $N_{\text{SSi}}$  和  $N_{\text{SiGe}}$  分别为应变Si层和弛豫SiGe层的掺杂浓度.




图1 应变Si NMOSFET结构示意图

应变Si NMOSFET在动态工作条件下, 器件中除了存在传输电流外, 还存在器件端电荷相关的充放电电流. 如图2所示, 流经栅、源、漏和体端的瞬态电流  $i_g$ ,  $i_s$ ,  $i_d$  和  $i_b$ , 图中  $Q_G$ ,  $Q_S$ ,  $Q_D$  和  $Q_B$  分别为总的栅、源、漏和体端的电荷.




图2 应变Si NMOSFET瞬态电流示意图

器件的端口电荷是端口偏置电压的函数, 即

$$Q_j = f(V_g, V_s, V_d, V_b), \quad (j = G, D, S, B). \quad (1)$$

因此端点电流  $i_j$  为

$$i_j = \frac{dQ_j}{dt}$$

$$= \frac{\partial Q_j}{\partial V_g} \frac{\partial V_g}{\partial t} + \frac{\partial Q_j}{\partial V_s} \frac{\partial V_s}{\partial t} + \frac{\partial Q_j}{\partial V_d} \frac{\partial V_d}{\partial t} + \frac{\partial Q_j}{\partial V_b} \frac{\partial V_b}{\partial t}. \quad (2)$$

由(2)式可知, 每一端与其他三端之间存在一个电容, 这样应变Si NMOSFET作为四端器件就有16个电容, 其中包括4个端点的固有电容和12个非互易的本征电容

$$C_{ij} = \begin{cases} -\frac{\partial Q_i}{\partial V_j}, & i \neq j, \\ \frac{\partial Q_i}{\partial V_j}, & i = j, \end{cases} \quad (3)$$

其中  $C_{ij}$  的符号是为了保证器件中所有的电容都为正值, 即保证任意节点的电荷都随该节点电压的增加而增加, 随其他节点电压的增加而减小.

采用准静态近似<sup>[10]</sup>: 任意时刻的单位面积电荷均可以用该时刻的直流电压得到, 即端电压变化足够慢, 存储电荷能够跟得上电压的变化. 沿着沟道区对单位面积的栅电荷  $Q_g(y)$ 、反型层电荷  $Q_i(y)$  以及体电荷  $Q_b(y)$  积分, 可得到相应的各个端口总电荷<sup>[11]</sup>

$$Q_G = W \int_0^L Q_g(y) dy, \quad (4)$$

$$Q_I = W \int_0^L Q_i(y) dy, \quad (5)$$

$$Q_B = W \int_0^L Q_b(y) dy. \quad (6)$$

同时可以将沟道反型层电荷划分为源端电荷  $Q_S$  和漏端电荷  $Q_D$  两部分, 基于一维连续性方程<sup>[12]</sup>, 可得

$$Q_S = -W \int_0^L \left(1 - \frac{y}{L}\right) Q_i dy, \quad (7)$$

$$Q_D = -W \int_0^L \frac{y}{L} Q_i dy. \quad (8)$$

### 2.1 强反型区

当栅压大于阈值电压时, 器件处于强反型状态, 此时可忽略扩散电流, 总电流中只有漂移电流<sup>[10]</sup>, 则此时

$$I_{ds} = \mu_s W Q_i(y) \frac{dV}{dy}. \quad (9)$$

将上式积分变换, 可得

$$dy = \frac{\mu_s W}{I_{ds}} Q_i(y) dV. \quad (10)$$

强反型区的单位面积的反型层电荷浓度为<sup>[13]</sup>

$$Q_i(y) = -C_{\text{ox}} [V_{\text{gs}} - V_{\text{th}} - \alpha V(y)], \quad (11)$$

其中,

$$\begin{aligned} \alpha &= 1 + \gamma\delta, \\ \delta &= \frac{1}{2\sqrt{\varphi_{\text{th}} + A_1 + V_{\text{sb}}}}, \\ A_1 &= \frac{qN_{\text{SiGe}}}{2\varepsilon_{\text{SSi}}} \left( \frac{\varepsilon_{\text{SiGe}}}{\varepsilon_{\text{SSi}}} - \frac{N_{\text{SSi}}}{N_{\text{SiGe}}} \right) T_{\text{SSi}}^2, \\ \gamma &= \frac{\sqrt{2q\varepsilon_{\text{SiGe}}N_{\text{SiGe}}}}{C_{\text{ox}}}, \end{aligned}$$

$\varphi_{\text{th}}$  为应变 Si NMOSFET 强反型时的阈值表面势<sup>[13]</sup>,  $V_{\text{th}}$  为阈值电压.

体电荷浓度为<sup>[13]</sup>

$$\begin{aligned} Q_b(y) &= -C_{\text{ox}}\gamma \left[ \delta V(y) \right. \\ &\quad \left. + \sqrt{\varphi_{\text{th}} + A_1 + V_{\text{sb}} + A_2} \right], \quad (12) \end{aligned}$$

其中,

$$A_2 = \sqrt{\frac{q}{2}} \left( \sqrt{\frac{N_{\text{SSi}}^2}{\varepsilon_{\text{SiGe}}N_{\text{SiGe}}}} - \sqrt{\frac{\varepsilon_{\text{SiGe}}N_{\text{SiGe}}}{\varepsilon_{\text{SSi}}^2}} \right) T_{\text{SSi}}.$$

由于系统的总电荷为零, 即  $Q_g + Q_i + Q_b = 0$ , 栅电荷密度为

$$Q_g(y) = C_{\text{ox}} [V_{\text{gs}} - V_{\text{fb}} - \varphi_{\text{th}} - V(y)]. \quad (13)$$

将(11)—(13)式代入(4)—(10)式中, 即可求得端口电荷, 分别为

$$Q_D = -C_{\text{ox}} \left[ \frac{1}{2} V_{\text{gt}} - \frac{1}{3} \alpha V_{\text{ds}} + A_3 A_4 \right], \quad (14)$$

$$\begin{aligned} Q_S &= -C_{\text{ox}} \left[ \frac{1}{2} V_{\text{gt}} - \frac{1}{6} \alpha V_{\text{ds}} \right. \\ &\quad \left. + A_3 (1 - A_4) \right], \quad (15) \end{aligned}$$

$$\begin{aligned} Q_G &= C_{\text{ox}} \left[ V_{\text{gs}} - V_{\text{fb}} - \varphi_{\text{th}} \right. \\ &\quad \left. - 0.5 V_{\text{ds}} + \frac{A_3}{\alpha} \right], \quad (16) \end{aligned}$$

$$\begin{aligned} Q_B &= -C_{\text{ox}} \left[ V_{\text{th}} - V_{\text{fb}} - \varphi_{\text{th}} \right. \\ &\quad \left. + (\alpha - 1) V_{\text{ds}} A_5 \right], \quad (17) \end{aligned}$$

其中,

$$\begin{aligned} A_3 &= \frac{\alpha^2 V_{\text{ds}}^2}{12(V_{\text{gt}} - 0.5\alpha V_{\text{ds}})}, \\ A_4 &= \frac{5V_{\text{gt}} - 2\alpha V_{\text{ds}}}{10(V_{\text{gt}} - 0.5\alpha V_{\text{ds}})}, \\ A_5 &= \frac{3V_{\text{gt}} - 2\alpha V_{\text{ds}}}{6(V_{\text{gt}} - 0.5\alpha V_{\text{ds}})}, \end{aligned}$$

$$V_{\text{gt}} = V_{\text{gs}} - V_{\text{th}}, C_{\text{ox}} = WLC_{\text{ox}}.$$

(14)—(17) 式为器件工作于线性区时的端口电荷方程. 若器件工作于饱和区, 则此时的饱和电压为

$$V_{\text{dsat}} = \frac{V_{\text{gt}}}{\alpha}, \quad (18)$$

用  $V_{\text{dsat}}$  替代(14)—(17) 式中的  $V_{\text{ds}}$  即可得到器件工作于饱和区时的端口电荷方程:

$$Q_D = -\frac{4}{15} C_{\text{ox}} V_{\text{gt}}, \quad (19)$$

$$Q_S = -\frac{2}{5} C_{\text{ox}} V_{\text{gt}}, \quad (20)$$

$$Q_G = C_{\text{ox}} \left[ V_{\text{gs}} - V_{\text{fb}} - \varphi_{\text{th}} - \frac{V_{\text{gt}}}{3\alpha} \right], \quad (21)$$

$$\begin{aligned} Q_B &= -C_{\text{ox}} \left[ V_{\text{th}} - V_{\text{fb}} - \varphi_{\text{th}} \right. \\ &\quad \left. + (\alpha - 1) \frac{V_{\text{gt}}}{3\alpha} \right]. \quad (22) \end{aligned}$$

## 2.2 亚阈值区

当器件工作于亚阈值区时, 表面的可动载流子很少. 此时电流以扩散电流为主<sup>[10]</sup>, 即

$$I_{\text{ds}} = \mu_s W V_t \frac{dQ_i}{dy}. \quad (23)$$

将上式积分变换, 可得

$$y = \frac{\mu_s W}{I_{\text{ds}}} V_t (Q_i - Q_{\text{is}}), \quad (24)$$

其中,

$$\begin{aligned} Q_{\text{is}} &= \sqrt{\frac{q\varepsilon_{\text{SSi}}N_{\text{SSi}}}{2\varphi_s}} V_t \exp\left(\frac{V_{\text{gs}} - V_{\text{th}}}{nV_t}\right), \\ n &= 1 + \frac{C_{\text{equ}}}{C_{\text{ox}}}, \\ C_{\text{equ}} &= \frac{\varepsilon_{\text{SSi}}\varepsilon_{\text{SiGe}}}{T_{\text{SSi}}\varepsilon_{\text{SiGe}} + W_D\varepsilon_{\text{SSi}}}. \end{aligned}$$

将(23), (24) 式代入(14) 和(15) 式中, 整理可得

$$\begin{aligned} Q_D &= -\frac{1}{6} C_{\text{ox}} (n - 1) V_t \exp\left(\frac{V_{\text{gs}} - V_{\text{th}}}{nV_t}\right) \\ &\quad \times \left( 2e^{-V_{\text{ds}}/V_t} + 1 \right), \quad (25) \end{aligned}$$

$$\begin{aligned} Q_S &= -\frac{1}{6} C_{\text{ox}} (n - 1) V_t \exp\left(\frac{V_{\text{gs}} - V_{\text{th}}}{nV_t}\right) \\ &\quad \times \left( e^{-V_{\text{ds}}/V_t} + 2 \right), \quad (26) \end{aligned}$$

亚阈值区, 体电荷基本上与源漏电压  $V_{\text{ds}}$  无关, 因此将(12) 式整理代入(6) 式中可得

$$Q_B = -C_{\text{ox}}\gamma \left( \sqrt{\varphi_{\text{sa}} + V_{\text{sb}} + A_1} + A_2 \right), \quad (27)$$

其中,

$$\phi_{sa} = \left( -\frac{\gamma}{2} + \sqrt{\frac{\gamma^2}{4} + V_{gb} - V_{fb} - \gamma A_2 + A_1} \right)^2 - A_1. \quad (27)$$

和体电荷相比, 可以忽略源/漏端的电荷, 因此,

$$Q_G \approx -Q_B. \quad (28)$$

## 2.3 平滑函数

上述推导分段电荷模型时, 假定漏电流在亚阈值区只有扩散电流, 在强反型区只有漂移电流. 虽然电荷是连续的, 但是其对电压的导数(电容)是不连续的, 这样在两个区域之间不可能有一个平滑的过渡, 电容的不连续会在SPICE模拟中导致收敛性问题. 为了保证两个区域的平滑过渡且保证电容的连续性, 采用平滑函数 $V_{gseff}$ <sup>[14]</sup>为

$$V_{gseff} = nV_t \ln \left[ 1 + \exp \left( \frac{V_{gs} - V_{th}}{nV_t} \right) \right]. \quad (29)$$

同时为了保证线性区到饱和区电荷及电容的连续性, 采用平滑函数 $V_{dseff}$ <sup>[14]</sup>为

$$V_{dseff} = V_{dsat} - \frac{1}{2} \left( V_{dsat} - V_{ds} - \sigma \sqrt{(V_{dsat} - V_{ds} - \sigma)^2 + 4\sigma V_{dsat}} \right), \quad (30)$$

其中,  $\sigma$ 为和工艺相关的拟合参数, 用于提高模型的精确度.

## 2.4 统一的电荷模型

在分段电荷分析的基础上, 采用平滑函数, 保证了端口电荷和电容无论从线性区到饱和区, 还是从亚阈值区到反型区, 都是连续的. 最终建立统一的应变Si NMOSFET电荷模型为

$$Q_I = -C_{ox} \left[ V_{gseff} - \frac{1}{2} \alpha V_{dseff} + \frac{\alpha^2 V_{dseff}^2}{12 \left( V_{gseff} - \frac{\alpha V_{dseff}}{2} \right)} \right], \quad (31)$$

$$Q_B = Q_{B0} + \Delta Q_B, \quad (32)$$

其中 $Q_{B0}$ 为 $V_{ds} = 0$ 时的体电荷,  $\Delta Q_B$ 为 $V_{ds}$ 引起的体电荷变化量, 其值分别为

$$Q_{B0} = -C_{ox} \frac{\gamma^2}{2} \left( -1 + \left( 1 + 4(V_{gs} - V_{gseff} - V_{bs} + A_1) \gamma^{-2} \right)^{1/2} \right), \quad (33)$$

$$\Delta Q_B = C_{ox} \left[ \frac{1 - \alpha}{2} V_{dseff} - \frac{(1 - \alpha) \alpha V_{dseff}^2}{12 \left( V_{gseff} - \frac{\alpha V_{dseff}}{2} \right)} \right]. \quad (34)$$

由于整个器件的总电荷为零, 因此,

$$Q_G = -Q_B - Q_I. \quad (35)$$

## 3 结果与讨论

### 3.1 实验

实验中制造的应变Si NMOSFET结构如图1所示. 其主要的器件工艺参数如下: Si衬底采用[001]晶向, 掺杂浓度为 $10^{17}/\text{cm}^3$ ; 渐变SiGe层厚度为20 nm, 其Ge组分从0渐变到20%; 弛豫SiGe层厚度为70 nm, 其Ge组分保持20%不变; 应变Si层厚度为8 nm. 制造的应变Si NMOSFET显微照片如图3所示. 相应的和工艺相关的拟合参数为 $\sigma = 0.01$  V.




图3 应变Si NMOSFET 器件显微照片

### 3.2 讨论

为了验证本文建立的应变Si NMOSFET电荷模型的准确性, 首先将拟合参数带入模型后, 用Verilog-A语言描述了端口电容特性, 然后将计算结果与通过实验的测试结果进行比较, 从而验证模型的正确性与精确度.

#### 3.2.1 电容模型

如图4所示为应变Si NMOSFET端口电容随 $V_{DS}$ 变化的归一化曲线. 图中清晰可见, 器件的端口电容都是非互易的, 即 $C_{GS} \neq C_{SG}$ ,  $C_{GD} \neq C_{DG}$ ,  $C_{DS} \neq C_{SD}$ . 并且每个电容从线性区到饱和区都是平滑过渡的, 这是因为采用了(30)式所示的平滑函数 $V_{dseff}$ , 克服了电容的不连续在SPICE模拟

中导致的收敛性问题. 同时发现  $C_{DS}$  和  $C_{SD}$  为负值, 这是因为  $C_{DS}$  是其他电压不变的条件下, 源端电压变化引起的漏端电荷的微小变化造成的; 由方程 (11) 可知, 源端电压增加, 会导致反型层电荷  $Q_I$  增加, 即沟道区的可动载流子总数增加, 由于器件处于对称偏置状态, 增加的部分电荷是由漏端提供的; 这样, 当源端电压增加时, 漏端提供的是注入电荷, 因此得到的电容为负值.  $C_{SD}$  的情况和  $C_{DS}$  类似. 当  $V_{ds} = 0$  时,  $C_{GS} = C_{GD} = \frac{1}{2}WLC_{ox}$ , 这是因为此时, 源端和漏端无电势差, 沿着沟道方向的电势相同, 源端和漏端电势变化  $\Delta V$ , 将带来栅电荷  $WLC_{ox}\Delta V$  的变化量, 若只有源端电势变化  $\Delta V$  而漏端电势不变, 则沿着沟道方向电势将线性变化, 由此带来的栅电荷变化量为  $\frac{1}{2}WLC_{ox}$ , 因此  $C_{GS} = \frac{1}{2}WLC_{ox}$ , 漏端的变化情况于此类似. 随着  $V_{ds}$  的增加, 器件进入饱和区, 沟道的夹断屏蔽了漏端对其余三个端口的影响, 因此随着  $V_{ds}$  的增加,  $C_{GD} = C_{SD} = 0$ .




图4 应变Si NMOSFET电容随  $V_{DS}$  变化的归一化曲线

### 3.2.2 与实验的比较

如图5所示为应变Si NMOSFET端口电容  $C_{GS}$ ,  $C_{GD}$  和  $C_{GB}$  随  $V_{gs}$  的变化曲线. 该图表明模型结果和实验数据符合得很好, 且从亚阈值区平滑过渡到强反型区. 这是由于采用了 (29) 式所示的平滑函数  $V_{gseff}$ , 克服了电容的不连续在SPICE模拟中导致的收敛性问题.  $C_{GB}$  在强反型区的值很小, 这是因为在强反型区, 由于反型层的形成, 屏蔽了衬底电势对栅电荷的影响; 而在亚阈值区其值相对较大, 且随着  $V_{gs}$  的增加而不断减小, 这是因为随着  $V_{gs}$  的增加, 沟道区的电荷浓度不断增加, 衬底对栅电荷的控制作用不断降低造成的.  $C_{GS}$  在亚阈值区

的值很小, 在强反型区的值较大, 这是因为在亚阈值区, 反型层电荷较少, 如 (28) 式所示  $Q_G \approx -Q_B$ , 而亚阈值区的衬底电荷主要由纵向电势决定, 源端电势的变化对其影响很弱; 随着  $V_{gs}$  的增加, 器件从饱和区逐渐进入线性区,  $C_{GS}$  不断减小, 这是因为进入线性区后, 漏端的屏蔽作用被解除, 对沟道电荷的影响不断增强, 意味着源端对沟道电荷的影响降低了, 即对栅电荷的控制作用减弱了.  $C_{GD}$  无论在亚阈值区还是饱和区, 其值都很小, 亚阈值区很小的原因和  $C_{GS}$  类似; 在饱和区, 由于反型层沟道的夹断, 屏蔽了漏端电势对栅电荷的控制作用, 因此在饱和区, 其值很小; 随着  $V_{gs}$  的增加, 器件工作在线性区, 漏端的屏蔽作用被解除, 对栅电荷的影响不断增强, 因此  $C_{GD}$  不断增大.




图5 应变Si NMOSFET电容模型与实验结果比较

## 4 结论

本文针对应变Si NMOSFET器件, 基于漏电流的研究, 建立了分段的端口电荷模型, 同时采用平滑函数, 最终建立了统一的电荷模型. 随后采用模拟硬件描述语言 Verilog-A 建立了端口电容模型, 并分析了器件的电荷和电容特性及其模型的连续性问题. 最后将拟合参数代入模型后与实验结果进行了比较, 验证了所建立模型的正确性与精确性. 本文所建立的模型可为应变Si集成电路分析、设计提供了重要的参考.

## 参考文献

- [1] O'Neil A G, Antoniadis D A 1996 *IEEE Trans. Electron Devices* **43** 911



- [2] Wang G Y, Zhang H M, Wang X Y, Wu T F, Wang B 2011 *Acta Phys. Sin.* **60** 077106 (in Chinese)[王冠宇, 张鹤鸣, 王晓艳, 吴铁峰, 王斌 2011 物理学报 **60** 077106]
- [3] Wang B, Zhang H M, Hu H Y, Zhang Y M, Shu B, Zhou C Y, Li Y C, Lü L 2013 *Acta Phys. Sin.* **62** 057103 (in Chinese)[王斌, 张鹤鸣, 胡辉勇, 张玉明, 舒斌, 周春宇, 李好晨, 吕懿 2013 物理学报 **62** 057103]
- [4] Wei J Y, Maikap S, Lee M H, Lee C C, Liu C W 2006 *Solid-State Electronics* **50** 109
- [5] Chandrasekaran K, Xin Z, Chiah S B, See G H, Bera L K, Balasubramanian N, Rustagi S C 2006 *IEEE Electron Devices Lett.* **27** 62
- [6] Liao J H, Canonico M, Robinson M, Schroder D K 2006 *ECS Trans.* **3** 1211
- [7] Bindu B, Nandita D G, Amitava D G 2006 *IEEE Trans. Electron Devices* **53** 1411
- [8] Ytterdal T, Cheng Y H, Fjeldly T A 2003 *Device Modeling for Analog and RF CMOS Circuit Design* (England: John Wiley & Sons Ltd) p7
- [9] Carlos G M, Marcio C S 2007 *MOSFET Modeling for Circuit Analysis and Design* (Singapore: World Scientific Press) p163
- [10] Arora N 2007 *MOSFET Modeling for VLSI Simulation* (Singapore: World Scientific Press) p12–68
- [11] Yannis T, Colin M 2011 *Operation and Modeling of the MOS Transistor* (3rd Ed. )(New York: Oxford University Press)p600–638
- [12] Fossum J G, Jeong H, Veeraveghavan S 1986 *IEEE Trans. Electron Devices* **33** 1621
- [13] Zhou C Y, Zhang H M, Hu H Y, Zhuang Y Q, Su B, Wang B, Wang G Y 2013 *Acta Phys. Sin.* **62** 077103 (in Chinese)[周春宇, 张鹤鸣, 胡辉勇, 庄奕琪, 舒斌, 王斌, 王冠宇 2013 物理学报 **62** 077103]
- [14] Cheng Y H, Jeng M C, Liu Z H, Huang J H, Chen K, Ping K K, Hu C M 1997 *IEEE Trans. Electron Devices* **44** 280

## Charge model of strained Si NMOSFET\*

Zhou Chun-Yu<sup>1)†</sup> Zhang He-Ming<sup>1)</sup> Hu Hui-Yong<sup>1)</sup> Zhuang Yi-Qi<sup>1)</sup> Lü Yi<sup>1)</sup>  
Wang Bin<sup>1)</sup> Wang Guan-Yu<sup>2)</sup>

1) (Key Laboratory for Wide Band-Gap Semiconductor Materials and Devices, School of Microelectronics, Xidian University, Xi'an 710071, China)

2) (College of Electronic Engineering, ChongQing University of Posts and Telecommunications, Chongqing 400065, China)

( Received 29 August 2013; revised manuscript received 12 September 2013 )

### Abstract

Based on the structure of strained Si/SiGe NMOSFET, a unified charge model is presented, in which charge conservation is guaranteed by using the charge as the state variable. The model describes device characteristics from subthreshold to strong inversion as well as from the linear to the saturation operating regions using a smoothing function, and guarantees the continuities of charges and capacitances. Furthermore, capacitance models have been presented using Verilog-A, a language to describe analog behavior. Comparisons between the model and measured data show that the charge model can describe the device characteristics well. The proposed model is useful for the design and simulation of integrated circuits made of strained Si.

**Keywords:** strained Si NMOSFET, charge model, smoothing function

**PACS:** 71.23.An, 71.70.Fk

**DOI:** 10.7498/aps.63.017101

\* Project supported by the Research Fund for the Doctoral Program of Higher Education of China (Grant No. JY0300122503), the Fundamental Research Funds for the Central Universities of China (Grant Nos. K5051225014, K5051225004), and the Natural Science Basic Research Plan in Shaanxi Province of China (Grant No. 2010JQ8008).

† Corresponding author. E-mail: [chunyuzhou@stu.xidian.edu.cn](mailto:chunyuzhou@stu.xidian.edu.cn)