深亚微米金属氧化物场效应晶体管及寄生双极 晶体管的总剂量效应研究*

王信¹⁾²⁾³⁾ 陆妩^{1)2)†} 吴雪¹⁾²⁾³⁾ 马武英¹⁾²⁾³⁾ 崔江维¹⁾²⁾ 刘默寒¹⁾²⁾³⁾ 姜柯¹⁾²⁾³⁾

1)(中国科学院新疆理化技术研究所,中国科学院特殊环境功能材料与器件重点实验室,乌鲁木齐 830011)2)(新疆电子信息材料与器件重点实验室,乌鲁木齐 830011)

3) (中国科学院大学, 北京 100049)

(2014年5月14日收到; 2014年6月24日收到修改稿)

为从工艺角度深入研究航空航天用互补金属氧化物半导体 (CMOS)工艺混合信号集成电路总剂量辐射 损伤机理,选取国产CMOS工艺制作的NMOS晶体管及寄生双极晶体管进行了⁶⁰Coγ射线源下的总剂量试 验研究.发现:1)CMOS工艺中固有的寄生效应导致NMOS晶体管截止区漏电流对总剂量敏感,随总剂量累 积而增大;2)寄生双极晶体管总剂量损伤与常规双极晶体管不同,表现为对总剂量不敏感,分析认为两者辐 射损伤的差异来源于制作工艺的不同;3)寄生双极晶体管与NMOS晶体管的总剂量损伤没有耦合效应;4)基 于上述研究成果,初步分析CMOS工艺混合信号集成电路中数字模块及模拟模块辐射损伤机制,认为MOS 晶体管截止漏电流增大是导致数字模块功耗增大的主因,而Bandgap电压基准源模块对总剂量不敏感源于寄 生双极晶体管抗总剂量辐射的能力.

 关键词: 总剂量效应, N 沟道金属氧化物场效应晶体管, 寄生双极晶体管, Bandgap 基准电压源

 PACS: 61.80.Ed, 77.84.Bw, 85.30.Tv

 DOI: 10.7498/aps.63.226101

1引言

随着数字技术及空间技术的飞速发展,混合 信号集成电路在空间系统中的应用日渐广泛,作 为模拟信号及数字信号的接口电路,其内部既存 在模拟模块又存在数字模块.目前混合信号电路 大多采用互补金属氧化物半导体 (complementary metal oxide semiconductor, CMOS)工艺制作.与 双极-互补金属氧化物半导体 (bipolar and complementary metal-oxide-semiconductor, BiCMOS) 工艺不同, CMOS工艺中模拟模块的实现并非 传统的双极工艺,而是采用寄生技术,如CMOS 数模转换器中基准电路、电流镜、偏置电路采用 CMOS工艺中寄生双极晶体管来完成,以降低基准 误差温度系数^[1].空间系统工作的空间辐射环境 充斥了各种射线粒子,这些射线粒子在与混合信 号集成电路中金属-氧化物-半导体 (metal-oxidesemiconductor, MOS) 晶体管进行相互作用的同 时,也会对寄生双极晶体管产生影响,造成相应电 参数的退化,严重时会影响相应模块的性能,从而 降低整个系统的可靠性.然而,寄生双极晶体管作 为CMOS工艺混合信号集成电路的重要组成结构, 其实现工艺既与CMOS工艺中固有的寄生效应不 同,又与标准双极工艺有所区别,因此对航空航天 应用的混合信号集成电路电离总剂量辐射损伤的 机理研究,从工艺角度来说应分三个层次:对MOS 结构及寄生双极晶体管的总剂量效应研究;对两者 的总剂量损伤耦合机制的研究;两者对混合信号集 成电路中具体模块辐射损伤的贡献值.

* 模拟集成电路国家重点实验室 (NLAIC) 基金项目 (批准号: 9140C090401120C09036) 资助的课题.

© 2014 中国物理学会 Chinese Physical Society

[†]通讯作者. E-mail: luwu@ms.xjb.ac.cn

对于 MOS 结构的辐射损伤机理,目前国内外 已经有了大量的研究成果^[2-7],而对于寄生双极晶 体管的辐射损伤机理及其对混合信号集成电路辐 射损伤机制的影响研究鲜有报道^[8].

本文选取国产深亚微米CMOS工艺生产 的N沟道金属-氧化物-半导体(N-mental-oxidesemiconductor, NMOS)晶体管及寄生双极晶体管, 展开⁶⁰Coγ射线源下的总剂量效应试验研究,分析 其辐射损伤产生机理、寄生双极晶体管与常规双极 晶体管的总剂量损伤效应的异同以及寄生双极晶 体管与NMOS晶体管辐射损伤的相关性.最后利 用上述研究成果解释了CMOS工艺混合信号集成 电路在⁶⁰Coγ射线源下的总剂量效应试验结果.

2 试验样品

试验样品为国产0.18 μm CMOS工艺生产的 NMOS晶体管、寄生双晶体管,详细信息如表1 所示.

_	表1 试验样品信息		
	NMOS 晶体管	NPN	VPNP
栅极结构	条形栅		
栅氧厚度/nm	3.981		
宽长比 (W/L)/μm	20/0.18; 0.22/0.18;		
	0.22/20		
发射结面积/µm ²		2×2	10×10

参试的国产 CMOS 工艺 MOS 晶体管详细信 息如表1所示,因模数/数模转换器内部模拟电路 采用选择宽长比 W/L 较大的晶体管,数字电路模 块选择 W/L 值较小的晶体管,最终选取两种 W/L 的 NMOS 晶体管作为参试器件,栅氧化层厚度为 3.981 nm,器件采用 STI (shallow trench isolation) 隔离技术,工作电压为1.8 V.

参试的双极晶体管详细信息如表1所示,有 NPN和纵向PNP晶体管(vertical PNP transistor, VPNP)两种器件,作为CMOS工艺寄生的双极晶 体管,其具体实现方式如图1所示,图中n阱中的 p+区作为发射区,n阱本身作为基区,p型衬底作 为集电区,以此形成寄生PNP晶体管.



图1 CMOS工艺中的寄生 PNP 晶体管

CMOS工艺中寄生双极晶体管的工艺与标 准双极工艺不同,两者截面图如图2所示.在 CMOS工艺混合信号电路中,如数模模数转换器的 Bandgap基准电压模块使用寄生双极晶体管实现, 最后考察了相同国产CMOS工艺及商用CMOS工 艺的基准电压源的总剂量效应.





图 2 双极晶体管剖面图 (a) 标准双极工艺; (b) 寄生 双极工艺

3 实验设计

辐照实验在中国科学院新疆理化技术研究所 ⁶⁰Coγ射线源上进行,辐照实验设计如表2所示. 辐照过程中,实验样品放置在铅铝屏蔽盒内,以消 除低能散射的影响.

表 2	参试器件的辐照条件设置

样品名称	辐照剂量率	辐照偏置设置	
NMOS 晶体管	$0.50 \mathrm{~Gy(Si)/s}$	栅电压 (V _G) 为 1.8 V,	源 (V _S)、漏 (V _D) 和衬底 (V _B) 接地
NPN	$0.6276~{\rm Gy(Si)/s}$	1) 正偏; 2) 零偏	
VPNP	$0.6276~{\rm Gy}({\rm Si})/{\rm s}$	1) 正偏; 2) 零偏	

表2给出了参试器件的辐照偏置条件设置, 其中NMOS晶体管的偏置条件为最恶劣偏置:栅极电压(V_G)为1.8 V,源极(V_S)、漏极(V_D)和衬底 (V_B)全部接地;寄生双极晶体管的偏置条件为1) 正偏,即晶体管基射结正偏、集电极反偏;2)零偏, 即所有管脚接地.

辐照实验及退火过程中采用移位测试,对 MOS晶体管*I-V*曲线及寄生双极晶体管输入输 出特性曲线的测试在Keithley4200半导体综合参 数分析仪上完成,测试过程中对MOS栅极电流进 行监测,确保实验样品在辐照及测试过程中未发生 栅极击穿.每次测试过程不超过20min,以减小测 试所带来的退火效应.

4 实验结果

4.1 MOS晶体管总剂量辐射试验结果

NMOS晶体管转移特性曲线与总剂量的关系如图3所示. 当总剂量达1000 Gy(Si)时,漏电流明显增大,且随总剂量累积持续增大并趋于饱和.

截止漏极电流是指 $V_{\rm G} = 0$ V、主晶体管尚未 开启时的漏极电流,约为10⁻¹² A. 从转移特性曲 线提取出的截止漏极电流及阈值电压辐照前后变 化情况显示:宽沟及窄沟 NMOS 晶体管截止漏极 电流对总剂量敏感,但两者的变化趋势不同,宽沟 器件截止漏电流随总剂量累积而增大,当总剂量达 5000 Gy(Si)时,漏极电流增大至约10⁻⁶ A,增幅约 达6个数量级,窄沟器件截止漏电流随总剂量累积 先增大后减小,总剂量达3000 Gy(Si)时,截止漏电 流增大至约10⁻⁶ A,增大6个数量级,此时辐照产 生的正氧化物陷阱电荷多于界面陷阱电荷,总剂量 达5000 Gy(Si)时,截止电流减小,是因为辐照产生 的界面陷阱电荷占主导地位^[9,10];宽沟 NMOS 晶 体管的阈值电压在辐照过程中变化幅度不大,总剂量达5000 Gy(Si)时,变化幅度为20 mV,而窄沟 NOMS 晶体管的阈值电压对总剂量较为敏感,窄沟 道 NMOS 晶体管阈值电压对辐照总剂量敏感,这种现象称之为辐射感生窄沟道效应^[11,12].

对 NMOS 晶体管的输出特性曲线的研究发现, 宽沟 NMOS 晶体管输出特性对总剂量不敏感,如 图 4 (a) 所示,总剂量累积到 5000 Gy(Si)时,尚无 明显变化; 窄沟 NMOS 晶体管输出特性对总剂量 较为敏感,如图 4 (b) 所示,饱和区漏电流随总剂量 累积明显增大,在总剂量达 5000 Gy(Si)时,饱和区 漏电流有所减小. 且总剂量达到 3000 Gy(Si)时,晶 体管电阻区明显扩张,饱和区漏电流未呈饱和态, 而是与漏极电压有关.

4.2 CMOS工艺中寄生双极晶体管试验 结果

图 5 所示为不同偏置条件下寄生 NPN 晶体管 输入特性曲线 *I*_B-*V*_{BE} 及增益β辐照前后的变化趋势,结果显示两种偏置条件下的 *I*_B-*V*_{BE} 曲线及β 值辐照前后均没有明显变化.

寄生 VPNP 晶体管不同偏置条件下的转移特 性曲线及增益β辐照前后的变化趋势与 NPN 一致, 表现为对总剂量不敏感, 如图 6 所示.

5 机理分析

5.1 金属氧化物场效应晶体管(MOS-FET)总剂量损伤机理分析

MOSFET 截止漏电流随总剂量增大是深亚微 米CMOS工艺的寄生效应导致的,实际NMOS 晶 体管电路模型由一个主晶体管及寄生在主晶体管



图 3 I_D - V_G 曲线 @ $V_B = 0$ V, $V_D = 50$ mV (a) 宽沟 NMOS; (b) 窄沟 NMOS



图 4 $I_D - V_G$ 曲线 @ $V_B = 0 V$ (a) 宽沟 NMOS (W/L = 20/0.18); (b) 窄沟 NMOS (W/L = 0.22/20)



图 5 不同偏置条件下 NPN 的参数辐照前后变化 (a) 输入特性曲线; (b) 增益 β



图 6 不同偏置条件下 PNP 参数辐照前后变化 (a) 输入特性曲线; (b) 增益 β

两侧的两个场效应晶体管构成. 电离辐照会在 MOS 晶体管边缘的 STI 隔离氧化层形成正的氧化 物陷阱电荷^[2-4],并导致隔离氧化层下衬底表面 反型, 源漏之间两侧寄生晶体管开启, 形成漏电通 道, 致晶体管漏电流增加. 图7所示为提取的宽沟 (W = 20)NMOS寄生场效应晶体管的输出特性曲 线,对总剂量非常敏感,辐照前寄生场效应晶体管 未开启,随总剂量累积,漏电流增大,导致寄生场 效应晶体管开启. 寄生晶体管漏电流增幅与宽沟 NMOS 主晶体管饱和区漏电流相比很小, 相差几个 数量级,因此这一增幅对主晶体管饱和区漏电流的 影响可以忽略, 仅表现为使主晶体管截止漏电流明 显增大; 但与窄沟 (W = 0.22) NMOS 主晶体管饱 和区漏电流相当(见图4(b)),导致其饱和区及截止 区漏电流均明显增大, 窄沟 NMOS 晶体管辐照后 期漏电流回落是因为此时的界面陷阱电荷数量开 始占据主导作用^[11,12].



此外,隔离氧化层中辐照产生的正氧化物陷阱 电荷会导致隔离氧化层下的衬底表面感应出相应 的耗尽区电荷,使栅电极对于沟道边缘部分控制能 力减弱.研究表明,当沟道宽度W很大时,衬底表 面感应出的耗尽电荷面密度对阈值电压的影响可 以忽略;当W很小时,这些感生电荷对阈值电压的 影响不能忽略^[2-4].作为混合信号数字模块的主要 构成部分,窄沟道晶体管阈值电压的漂移将严重影 响其晶体管的导通和截止,甚至导致晶体管的开关 功能异常.

5.2 寄生双极晶体管总剂量损伤机理分析

对标准双极工艺的大量研究表明,双极晶体 管在电离辐射环境下,其基极电流、增益等参数对 总剂量非常敏感^[13-15], 且敏感参数的退化会导致 集成电路参数损伤或功能失效^[16,17]. 而深亚微米 CMOS工艺中寄生的双极晶体管对电离总剂量并 不敏感, 分析认为, 这种差异来源于两者实现工艺 的区别.

图 2 (a) 所示为标准双极 pnp 工艺, 辐照敏感区 域为电极间的隔离氧化层, 与上述 NMOS 隔离氧 化层损伤机理不同, 其辐射损伤机理需用表面复合 理论解释. 根据 SRH (Shockley-Read-Hall) 复合理 论, 对于双极晶体管其复合的主要贡献源于基射结 耗尽区. 一方面辐照感生的氧化物陷阱电荷会增大 基射结耗尽区, 引起基射结耗尽区表面复合增强, 从而导致基极电流的增加; 另一方面辐射感生界面 陷阱可作为载流子复合中心, 使得表面复合效率增 加, 基区复合电流增大.

图 2 (b) 所示为深亚微米 CMOS 工艺中的寄生 双极 PNP 晶体管结构,为衬底纵向 PNP 晶体管, 与标准双极工艺相比,一方面 MOS 晶体管的隔离 氧化层厚度较小并且缺陷少,尤其深亚微米 CMOS 工艺的隔离氧化层厚度仅为几百纳米.氧化层质 量直接影响氧化物陷阱电荷及界面陷阱电荷的数 量,而氧化层厚度 t_{ox} 与氧化物陷阱电荷 ΔN_{ot} 之间的关系近似满足 $\Delta N_{ot} \propto t_{ox}^2$;另一方面,作为 CMOS 工艺寄生的 PNP 晶体管,其隔离氧化层与 标准 PNP 结构不同,为STI 隔离,分布在体内,表 面复合理论不再适合用于解释这一寄生结构的总 剂量辐射损伤机理.

除上述两点外,考虑MOS晶体管总剂量辐射 损伤对于寄生双极晶体管的耦合作用.由图2(b) 可知,寄生双极晶体管为衬底纵向PNP晶体管,工 作时电流流向为纵向,MOS 管隔离氧化层下漏 电通道的形成对寄生双极晶体管基射结电流没有 贡献.

故 CMOS 工艺中寄生双极晶体管对总剂量辐射不敏感,且寄生双极晶体管与 MOS 晶体管的总剂量辐射损伤之间没有耦合作用.

5.3 混合信号集成电路损伤机理分析

对国产 0.18 μm CMOS 工艺及商用 CMOS 工 艺生产的数字模拟转换器 (DAC) 开展总剂量效应 研究的过程中,提取了各模块电流参数及内部基 准电压的试验结果,如表 3 所示.其中 V_{REF} 为C-MOS 工艺 DAC 中 Bandgap 基准电压源模块的输 出值, I_{DVDD} 为数字模块的电源电流, I_{AVDD} 为模 拟模块的电源电流, *I*_{CVDD} 为时钟模块的电源电流, *V*_{DVDD} 为模拟电源电压, *V*_{AVDD} 为数字电源电压.

由表3可知,国产及商用CMOS工艺DAC中

表3 CMOS 工艺 DAC 辐照前后参数变化 辐照后 来源 制作工艺 参数 辐照前 1.221.22 $V_{\rm REF}/V$ 国产 DAC 国产 CMOS $0 (V_{\text{DVDD}} = 1.8 \text{ V})$ $15.17529 (V_{\text{DVDD}} = 1.8 \text{ V})$ $I_{\rm DVDD}/mA$ $0.0133 (V_{\text{DVDD}} = 3.3 \text{ V})$ $0.0133 \ (V_{\rm DVDD} = 3.3 \text{ V})$ $1.57587 (V_{AVDD} = 1.8 V)$ $7.97906 (V_{AVDD} = 1.8 V)$ $I_{\rm AVDD}/{\rm mA}$ $23.051 (V_{AVDD} = 3.3 V)$ $23.056 (V_{AVDD} = 3.3 V)$ 3.1143.094 $I_{\rm CVDD}/{\rm mA}$ $V_{\rm REF}/V$ 1.221.22商用 DAC AD9742 商用 CMOS $I_{\rm DVDD}/{\rm mA}$ 0.02129 65.82546

33.588

1.805

 $I_{\rm AVDD}/{\rm mA}$

 $I_{\rm CVDD}/mA$



图 8 Bandgap 基准电路原理图

基准电压值V_{REF}正比于Q₁的发射结压降 V_{EB1}与放大器闭环增益×两只晶体管(Q₁,Q₂) 的V_{BE}的差值的和,具体表达公式为

$$V_{\rm REF} = V_{\rm BE1} + \frac{R_3}{R_2} \frac{kT}{q} \ln \frac{J_2}{J_1},$$
 (1)

式中 V_{BE1} 为晶体管 Q_1 的发射结压降; k为玻尔兹 曼常数; T为温度; J_1 , J_2 分别为流经晶体管 Q_1 , Q_2 的电流密度,由寄生双极晶体管试验结果分析 可知, J_1 , J_2 对辐照极为不敏感,总剂量累积到 5000 Gy(Si)时尚未发生变化,因此, CMOS工艺 Bandgap基准电压源对总剂量表现为不敏感.

由表 3 中各项电流参数的退化情况可知,对于 商用 CMOS 工艺 DAC, 仅数字电源电流为敏感参 数,模拟电源电流及时钟电源电流变化不大.数字 模块中的 MOS 晶体管在截止和开启间切换,模拟 模块中 MOS 晶体管工作在饱和区^[18,19]. NMOS 晶 体管辐射损伤研究结果显示其漏电流随着辐照总剂量的累积而增大,增大幅度为nA—μA级,这一量级的电流增幅对模拟电路(单个晶体管的电流可达mA级)可以忽略,对数字电路来说不能忽略(数字电路中的窄沟晶体管饱和漏极电流为nA—μA级).时钟模块中包括偏置电路、放大电路等模拟电路^[19],其敏感程度也远低于数字模块.

40.55

4.871

*V*_{REF} 均没有发生退化,原因在于电压基准一般采 用寄生的双极晶体管完成,具体实现如图8所示,

为典型的Bandgap结构基准电压源原理图.

对于国产DAC总剂量辐照试验结果显示,仅 1.8 V电源对应的电流敏感,3.3 V电源工作下的电 流没有变化.原因在于国产DAC中,3.3 V电源供 电模块采用了抗辐照加固措施即环栅型NMOS晶 体管,这种结构的NMOS在总剂量达5000 Gy(Si) 时,漏电流仍无明显变化.

6 结 论

本文选取宽沟国产CMOS工艺MOSFET晶体管及寄生双极晶体管作为试验对象,结合国产及商用CMOS工艺的DAC总剂量辐照试验结果,从单管层面初步分析了CMOS工艺混合信号集成电路的辐射损伤机理,获得了以下结论:

 1) 对比国产CMOS工艺中寄生双极晶体管与 标准双极工艺的区别,分析两者的辐射损伤机理, 认为两者的工艺结构差异导致其总剂量辐射损伤 机理不同; 2) 国产CMOS工艺中寄生双极晶体管对总剂 量表现为不敏感, 且与MOS晶体管间的总剂量损 伤没有耦合作用, 结合上述研究成果对国产及商用 CMOS工艺DAC的基准电压源及各模块电流参数 的总剂量损伤退化机理进行分析.

上述试验结论为CMOS工艺混合信号电路在 单管层面的总剂量辐射损伤机理定量研究提供了 试验基础,对相关参数的定量分离需要进一步分析 研究,且本文所有辐照试验剂量率选取均为美军标 规定的高剂量率,对空间低剂量率条件下寄生双极 晶体管的辐射损伤有待进一步研究.

参考文献

- Johns D A, Matin K 1997 Analog Integrated Circuit Design E1 (New York: John Wiley & Sons Inc) pp357–364
- $[2]\ Lacoe R C 2010 \ IEEE \ Trans. Nucl. Sci. 55 1903$
- [3] Johnston A H, Swimm R T, Allen G R 2009 IEEE Trans. Nucl. Sci. 56 1941
- [4] Liu Z L, Hu Z Y, Zhang Z X, Shao H, Chen M, Bi D W, Ning B X, Zou S C 2011 Chin. Phys. B 20 070701
- [5] Chen H F, Guo L X 2012 Acta Phys. Sin. 61 028501 (in Chinese) [陈海峰, 过立新 2012 物理学报 61 028501]
- [6] Cui J W, Yu X F, Ren D Y, Lu J 2012 Acta Phys. Sin.
 61 026102 (in Chinese) [崔江维, 余学峰, 任迪远, 卢建 2012 物理学报 61 026102]

- [7] Ning B X, Hu Z Y, Zhang Z X, Bi D W, Huang H X, Dai R F, Zhang Y W, Zou S C 2013 Acta Phys. Sin. 62 076104 (in Chinese) [宁冰旭, 胡志远, 张正选, 毕大炜, 黄 辉祥, 戴若凡, 张彦伟, 邹世昌 2013 物理学报 62 076104]
- [8] Kruckmeyer K, Prater J S, Brown B, Trinh T 2011 IEEE Trans. Nucl. Sci. 58 1023
- [9] Faccio F, Cervelli G 2005 IEEE Trans. Nucl. Sci. 52 2413
- [10] Faccio F, Barnaby H J, Chen X J, Fleetwood D M, Gonella L, McLain M, Ronald D S 2008 *Microelectron*. *Reliab.* 48 1000
- [11] Youk G U, Khare P S, Schrimpf R D, Massengill L W 1999 IEEE Trans. Nucl. Sci. 46 1830
- [12] Liu Z L, Hu Z Y, Zhang Z X, Shao H, Ning B X, Bi D
 W, Chen M, Zou S C 2011 *Chin. Phys. Lett.* 28 070701
- [13] Pease R L 2003 IEEE Trans. Nucl. Sci. 50 539
- [14] Johnston A H, Rax B G, Lee C I 1995 *IEEE Trans. Nucl. Sci.* 42 1650
- [15] Schmidt D M, Fleetwood D M, Schrimpf R D, Pease R L 1995 IEEE Trans. Nucl. Sci. 42 1541
- [16] Freitag R K, Brown D B 1998 IEEE Trans. Nucl. Sci. 45 2649
- [17] Fleetwood D M, Schrimpf R D, Pantelides S T, Pease R L, Dunham G W 2008 *IEEE Trans. Nucl. Sci.* 55 2986
- [18] Razavi B 2001 Design of Analog CMOS Integrated Circuits (New York: The McGraw-Hill Press)
- [19] Martin K 2001 Digital Integrated Circuit Design (Oxford: Oxford University Press)

Radiation effect of deep-submicron metal-oxide-semiconductor field-effect transistor and parasitic transistor^{*}

Wang Xin¹⁾²⁾³⁾ Lu Wu^{1)2)†} Wu Xue¹⁾²⁾³⁾ Ma Wu-Ying¹⁾²⁾³⁾ Cui Jiang-Wei¹⁾²⁾ Liu Mo-Han¹⁾²⁾³⁾ Jiang Ke¹⁾²⁾³⁾

1) (Key Laboratory of Functional Materials and Devices for Special Environments, Xinjiang Technical Institute of Physics and Chemistry, Chinese Academy of Sciences, Urumqi 830011, China)

2) (Xinjiang Key Laboratory of Electronic Information Material and Device, Urumqi 830011, China)

3) (University of Chinese Academy of Sciences, Beijing 100049, China)

(Received 14 May 2014; revised manuscript received 24 June 2014)

Abstract

The metal-oxide-semiconductor field-effect transistor (MOSFET) and the parasitic bipolar transistor of domestic complementary metal oxide semiconductor (CMOS) process are irradiated with 60 Co γ rays to investigate the failure mechanism of the mixed-signal ICs fabricated by deep submicron CMOS process, caused by total dose radiation. The research results are as follows. 1) The parasitic sidewall and top corner regions contribute to the intra-device leakage. 2) The parasitic bipolar transistor of CMOS process is not sensitive to total dose radiation, which is very different from the conventional bipolar transistor. Preliminary analysis suggests that the difference originates from the differences in the structural and making process. 3) The total dose radiation damage to the parasitic bipolar transistors is not coupled with the damage to the NMOS transistor in the same CMOS process. 4) Based on the above study, the radiation failure mechanisms of the analog and digital module in mixed-signal ICs fabricated respectively by the domestic and commercial CMOS process are investigated. Preliminary analysis suggests that the increase of off-leakage current of MOSFET is responsible mainly for the increase in power consumption of digital module, and the insensitivity of bandgap voltage reference to total dose radiation originates from the radiation resistance of the parasitic bipolar transistor which is the important part of bandgap voltage reference in CMOS mixed-signal ICs.

Keywords: total dose radiation, NMOSFET, parasitic transistor, bandgap voltage reference PACS: 61.80.Ed, 77.84.Bw, 85.30.Tv DOI: 10.7498/aps.63.226101

^{*} Project supported by the Foundation of National Laboratory of Analog Integrated Circuits, China (Grant No. 9140C090401120C09036).

[†] Corresponding author. E-mail: luwu@ms.xjb.ac.cn