

部分耗尽结构绝缘体上硅器件的低频噪声特性

王凯 刘远 陈海波 邓婉玲 恩云飞 张平

Low frequency noise behaviors in the partially depleted silicon-on-insulator device

Wang Kai Liu Yuan Chen Hai-Bo Deng Wan-Ling En Yun-Fei Zhang Ping

引用信息 Citation: *Acta Physica Sinica*, 64, 108501 (2015) DOI: 10.7498/aps.64.108501

在线阅读 View online: <http://dx.doi.org/10.7498/aps.64.108501>

当期内容 View table of contents: <http://wulixb.iphy.ac.cn/CN/Y2015/V64/I10>

您可能感兴趣的其他文章

Articles you may be interested in

电离辐射对部分耗尽绝缘体上硅器件低频噪声特性的影响

Radiation effects on the low frequency noise in partially depleted silicon on insulator transistors

物理学报.2015, 64(7): 078501 <http://dx.doi.org/10.7498/aps.64.078501>

电荷失配对 SiC 半超结垂直双扩散金属氧化物半导体场效应管击穿电压的影响

Influence of charge imbalance on breakdown voltage of 4H-SiC semi-superjunction VDMOSFET

物理学报.2014, 63(20): 208501 <http://dx.doi.org/10.7498/aps.63.208501>

溶胶凝胶法制备高性能锆铝氧化物作为绝缘层的薄膜晶体管

Solution-processed high performance HIZO thin film transistor with AZO gate dielectric

物理学报.2014, 63(11): 118502 <http://dx.doi.org/10.7498/aps.63.118502>

非晶铟锌氧化物薄膜晶体管的低频噪声特性与分析

Analysis of low-frequency noise in the amorphous indium zinc oxide thin film transistors

物理学报.2014, 63(9): 098503 <http://dx.doi.org/10.7498/aps.63.098503>

源漏电极的制备对氧化物薄膜晶体管性能的影响

Effect of source/drain preparation on the performance of oxide thin-film transistors

物理学报.2014, 63(3): 038501 <http://dx.doi.org/10.7498/aps.63.038501>

部分耗尽结构绝缘体上硅器件的低频噪声特性*

王凯¹⁾²⁾ 刘远^{2)†} 陈海波³⁾ 邓婉玲¹⁾ 恩云飞²⁾ 张平¹⁾²⁾

1)(暨南大学信息科学与技术学院, 广州 510632)

2)(工业和信息化部电子第五研究所, 电子元器件可靠性物理及其应用技术国家重点实验室, 广州 510610)

3)(中国电子科技集团公司第五十八研究所, 无锡 214035)

(2014年10月9日收到; 2014年12月2日收到修改稿)

针对部分耗尽结构绝缘体上硅 (silicon-on-insulator, SOI) 器件低频噪声特性展开实验与理论研究. 实验结果表明, 器件低频噪声主要来源于 $\text{SiO}_2\text{-Si}$ 界面附近缺陷态对载流子的俘获与释放过程; 基于此理论可提取前栅和背栅氧化层界面附近缺陷态密度分别为 $8 \times 10^{17} \text{ eV}^{-1} \cdot \text{cm}^{-3}$ 和 $2.76 \times 10^{17} \text{ eV}^{-1} \cdot \text{cm}^{-3}$. 基于电荷隧穿机理, 在考虑隧穿削弱因子、隧穿距离与时间常数之间关系的基础上, 提取了前、背栅氧化层内缺陷态密度随空间的分布情况. 此外, SOI 器件沟道电流归一化噪声功率谱密度随沟道长度的增加而线性减小, 这表明器件低频噪声主要来源于沟道的闪烁噪声. 最后, 基于电荷耦合效应, 分析了背栅电压对前栅阈值电压、沟道电流以及沟道电流噪声功率谱密度的影响.

关键词: 绝缘体上硅器件, 部分耗尽, 低频噪声, 缺陷态

PACS: 85.30.Tv, 73.40.Qv, 85.40.Qx

DOI: 10.7498/aps.64.108501

1 引言

绝缘体上硅互补金属氧化物半导体 (SOI CMOS) 作为一种高速、低功耗的技术被业界广泛关注^[1]. 由于在体硅中加入埋氧化层, SOI CMOS 器件中寄生电容减小、驱动电流增大、亚域斜率减小并消除了体效应, 这使得 SOI CMOS 技术表现出比体硅技术更优越的性能^[2], 因而被广泛应用于射频电路、航天、抗辐照等领域.

$1/f$ 噪声 (flicker noise) 指半导体器件中功率谱密度随频率增大而减小的现象. 自 1925 年约翰逊在电子管中首次观察到 $1/f$ 噪声后, $1/f$ 噪声就一直是电子器件和电子线路低频噪声研究的主要内容. 近期研究结果表明^[1,3-5] 半导体器件中 $1/f$ 噪声幅值与电路可靠性有密切关系, $1/f$ 噪声幅值较大的器件中可能存在严重的可靠性问题, 其寿命

较短且抗恶劣环境能力较差. 综上所述, 可通过检测和分析半导体器件中的 $1/f$ 噪声特性来预测其质量和可靠性. 与其他检测方法相比, 基于 $1/f$ 噪声的表征方法没有破坏性且成本较低, 因而 $1/f$ 噪声测量广泛运用于 BJT, MOS, GaN, TFT, 半导体激光器等器件的评价与筛选中^[3,4].

目前, 国外学者对不同结构的 SOI 器件的低频噪声特性及模型展开研究^[5,6], 而国内对 SOI 器件噪声特性和测量方法的研究相对较少, 尤其是部分耗尽结构 SOI 晶体管低频噪声的研究, 因而有必要对部分耗尽 SOI 器件的低频噪声特性展开深入研究. 本文针对部分耗尽 SOI 器件的低频噪声特性开展实验与理论研究, 分析器件低频噪声的来源、物理模型并提取相关器件与材料参数, 此外, 还研究了器件尺寸以及电荷耦合效应对低频噪声特性的影响.

* 国家自然科学基金 (批准号: 61204112, 61204116)、中国博士后科学基金 (批准号: 2012M521628) 和 SOI 研发中心基金 (批准号: 62401110320) 资助的课题.

† 通信作者. E-mail: liuyuan@ceprei.com

2 器件结构参数与测试系统

本文所用样品为部分耗尽结构 SOI NMOS 器件, 宽长比 (W/L) 为 $8\ \mu\text{m}/8\ \mu\text{m}$, 前栅氧化层厚度 (T_{OX}) 为 $17.5\ \text{nm}$, 埋氧化层厚度 (T_{BOX}) 为 $375\ \text{nm}$, 有源层硅膜厚度为 $205\ \text{nm}$; 可计算得到器件前栅单位面积氧化层电容为 $1.97 \times 10^{-7}\ \text{F}\cdot\text{cm}^{-2}$, 埋氧化层单位面积电容为 $9.2 \times 10^{-9}\ \text{F}\cdot\text{cm}^{-2}$.

SOI 器件在前栅与背栅电压分别作用下的转移特性曲线如图 1 和图 2 所示. 由图 1 和图 2 可知: 器件前栅转移特性曲线的电滞回线相符合, 表明器件前栅氧化层质量较好, 内部缺陷较少; 而器件背栅转移特性曲线的电滞回线间存在一定漂移, 表明器件背栅氧化层质量较差, 内部存在较多电荷与缺陷.




图 1 (网刊彩色) SOI 器件前栅转移特性曲线

Fig. 1. (color online) Front gate transfer characteristics of SOI device.




图 2 (网刊彩色) SOI 器件背栅转移特性曲线

Fig. 2. (color online) Back gate transfer characteristics of SOI device.

基于测量得到的 SOI 器件的前、背栅转移特性曲线, 可提取得到器件前、背栅阈值电压 (V_{th} 与

V_{tb}) 分别为 $1.41\ \text{V}$ 和 $48.65\ \text{V}$; 基于 SOI 器件的线性区工作特性, 可提取得到器件前、背栅表面电子有效迁移率 (μ_{eff}) 分别为 $398.7\ \text{cm}^2\cdot\text{V}^{-1}\cdot\text{s}^{-1}$ 和 $652.35\ \text{cm}^2\cdot\text{V}^{-1}\cdot\text{s}^{-1}$; SOI 器件前、背栅亚阈斜率 (S) 分别为 $0.164\ \text{V}\cdot\text{dec}^{-1}$ 和 $2.147\ \text{V}\cdot\text{dec}^{-1}$.

测试系统采用半导体参数测试仪 Agilent 1500 的 SMU 单元监控器件电学参数的变化, 采用 SR785 频谱分析仪测量器件沟道电流的噪声功率谱密度, 采用 Proplus 9812B 构建噪声测量系统的滤波与低频噪声放大单元.

3 实验结果与分析

3.1 SOI 器件低频噪声来源与缺陷态提取

当漏源电压 (V_{ds}) 为 $0.5\ \text{V}$ 、背栅电压 (V_{bg}) 为 $0\ \text{V}$ 时, 在不同前栅电压 (V_{fg}) 下测得器件沟道电流 (I_{d}) 归一化噪声功率谱密度 ($S_{\text{Id}}/I_{\text{d}}^2$), 如图 3 所示.




图 3 (网刊彩色) 前栅归一化噪声功率谱密度

Fig. 3. (color online) Normalized front gate channel current noise power spectral density.

由图 3 可知, 在前栅电压作用下 SOI 器件中沟道电流噪声功率谱密度满足经典 $1/f$ 低频噪声理论. 基于 McWhorter 模型, SOI 器件的低频噪声主要来源于界面附近陷阱和缺陷态对载流子的俘获与释放过程^[7]. 由文献[8—11]可知, SOI 器件的沟道电流归一化噪声功率谱密度可表征为

$$\frac{S_{\text{Id}}}{I_{\text{d}}^2} = S_{\text{vfg}} \cdot \left(\frac{g_{\text{m}}}{I_{\text{d}}} \right)^2, \quad (1)$$

(1) 式中 g_{m} 为跨导、 S_{vfg} 为平带电压噪声功率谱密度. 在三个固有频率下 ($f = 10, 100, 1000\ \text{Hz}$), 基于图 3 可分别提取沟道电流归一化噪声功率谱密度随沟道电流的变化, 如图 4 所示. 由 (1) 式以及文献[9]给出的拟合方法, 可分别提取前栅电压

噪声功率谱密度 S_{vfg} 在频率 10, 100, 1000 Hz 下为 7.42×10^{-12} , 1.01×10^{-12} , $7.14 \times 10^{-14} \text{ V}^2 \cdot \text{Hz}^{-1}$. 根据文献 [8, 10, 11] 所提出的缺陷态与前栅平带电压噪声功率谱密度的关系表达式, S_{vfg} 可表征为

$$S_{\text{vfg}} = \frac{\lambda q^2 k T N_t}{W L C_{\text{ox}}^2 f}, \quad (2)$$

(2) 式中 λ 表示隧穿常数, 通常约为 0.1 nm; N_t 是界面陷阱密度 ($\text{eV}^{-1} \cdot \text{cm}^{-3}$), f 为频率, W 和 L 分别为沟道宽度和长度. 基于 (1), (2) 式以及提取的 S_{vfg} 数值, 可提取得到 SOI 器件的前栅界面附近缺陷态密度约为 $2.76 \times 10^{17} \text{ eV}^{-1} \cdot \text{cm}^{-3}$.




图 4 (网刊彩色) 前栅归一化噪声功率谱密度在不同频率下随沟道电流变化

Fig. 4. (color online) Normalized front gate channel current noise power spectral density versus channel current with different frequencies.




图 5 (网刊彩色) 背栅归一化噪声功率谱密度

Fig. 5. (color online) Normalized back gate channel current noise power spectral density.

当漏源电压为 0.5 V、前栅电压为 0 V 时, 测得背栅沟道电流归一化噪声功率谱密度变化曲线如图 5 所示. 由图 5 可知, 背栅电压作用下沟道电流归一化噪声功率谱密度同样满足经典低频噪声理论, 其沟道电流归一化噪声功率谱密度

亦可由 (1) 式表征. 在三个固有频率下 ($f = 10, 100, 1000 \text{ Hz}$), 基于图 5 可分别提取沟道电流归一化噪声功率谱密度随沟道电流的变化, 如图 6 所示. 由 (1) 式以及文献 [9] 给出的拟合方法, 同样可分别提取背栅平带噪声功率谱密度 S_{vbg} 在频率 10, 100, 1000 Hz 分别为 9.84×10^{-9} , 1.42×10^{-10} , $1.83 \times 10^{-11} \text{ V}^2 \cdot \text{Hz}^{-1}$. 同理可提取背栅界面附近缺陷态密度约为 $8 \times 10^{17} \text{ eV}^{-1} \cdot \text{cm}^{-3}$. 这进一步验证了本文第二部分中背栅界面的缺陷态密度要大于前栅缺陷态密度的结果.




图 6 (网刊彩色) 不同频率下背栅归一化噪声功率谱密度随漏电流的变化

Fig. 6. (color online) Normalized back gate channel current noise power spectral density versus channel current with different frequencies.




图 7 (网刊彩色) 前、背栅氧化层内附近陷阱电荷密度随空间的分布

Fig. 7. (color online) Extracted spatial distribution of trapped charges in the front and back gate oxide.

基于电荷隧穿机理, Si-SiO₂ 界面附近陷阱对载流子的俘获与释放是 SOI 器件中低频噪声的主要来源. 由于电荷在氧化层内的隧穿距离受时间常数 τ ($\tau = 1/(2\pi f)$) 的影响, 因而电荷在氧化层内的隧穿距离与频率之间关系为 [12]

$$\frac{1}{2\pi f} = \tau_0 \exp(\alpha_t x), \quad (3)$$

(3) 式中, τ_0 为氧化层界面附近 (小于 5 nm) 电荷隧穿的时间常数, 通常为 10^{-10} s; α_t 约为 10^8 cm $^{-1}$, 而 x 为陷阱电荷距 Si-SiO $_2$ 界面的距离 (深度). 基于 (3), (1), (2) 式并结合图 3 和图 5, 可提取得到前栅、背栅埋氧化层内部陷阱电荷密度随空间的分布, 如图 7 所示. 由图 7 可知, 背栅界面附近陷阱电荷数量明显较前栅多, 这与上述计算结果相符合.

3.2 沟道长度对低频噪声的影响

为进一步描述 SOI 器件的低频噪声特性, 在前栅电压为 2 V 时, 对宽长比为 8.0 μ m/8.0 μ m, 8.0 μ m/ 1.6 μ m, 8.0 μ m/0.8 μ m 三种器件的沟道电流噪声功率谱密度进行测量, 结果如图 8 所示.




图 8 (网刊彩色) 不同宽长比 SOI 器件的归一化噪声功率谱密度
Fig. 8. (color online) Normalized channel current noise power spectral density with different W/L ratio in the SOI device.

在四个固有频率下 ($f = 10, 25, 50$ 和 100 Hz), 基于图 8 可提取得到 S_{Id}/I_d^2 随沟道长度的变化曲线, 如图 9 所示. 由图 9 可知, SOI 器件中沟道电流归一化噪声功率谱密度随沟道长度的增大而线性减小. 由于器件低频噪声主要来源于界面附近缺陷态对载流子的俘获与释放的过程, 这说明 SOI 器件中低频噪声主要来源为沟道的闪烁噪声, 与 McWhorte 的载流子涨落模型理论相符合.

3.3 电荷耦合效应对 SOI 器件低频噪声特性的影响

由文献 [13] 可知, 在部分耗尽 SOI 器件中, 当器件背栅处于沟道电子强反型时, 部分耗尽 SOI 器件中亦存在前背栅电荷耦合效应, 这与全耗尽 SOI 器件中前背栅耦合效应相类似. 为进一步了解电荷耦合效应对部分耗尽 SOI 器件低频噪声特性的影

响, 在 $V_{bg} = 60$ V 情况下, 测得 V_{fg} 对沟道电流噪声功率谱密度的影响, 如图 10 所示.




图 9 (网刊彩色) SOI 器件归一化噪声功率谱密度随沟道长度 L 的变化
Fig. 9. (color online) Normalized channel current noise power spectral density versus channel length in the SOI devices.




图 10 (网刊彩色) 不同 V_{fg} 下 SOI 器件的沟道电流噪声功率谱密度 ($V_{bg} = 60$ V)
Fig. 10. (color online) Channel current noise power spectral density in the SOI device with different V_{fg} ($V_{bg} = 60$ V).

基于图 10、图 3、图 5, 可分别提取 SOI 器件在仅施加前栅电压 (V_{fg} 分别为 1.1, 1.2, 1.3 V)、仅施加背栅电压 ($V_{bg} = 60$ V)、同时施加前栅电压和背栅电压 (V_{fg} 分别为 1.1, 1.2, 1.3 V, V_{bg} 为 60 V) 三种情况下的沟道电流噪声功率谱密度, 如图 11 所示. 为进一步分析背栅电压对前栅沟道电流噪声功率谱密度的影响, 图 11 中还给出了仅施加前栅电压下所测量的沟道电流噪声功率谱密度与仅施加背栅电压所测量沟道电流噪声功率谱密度两者之和.

由图 11 可知, 当 $V_{fg} = 1.1, 1.2, 1.3$ V, $V_{bg} = 60$ V 时, 同时施加前栅电压和背栅电压下所测得的 S_{Id} 较仅单独施加前栅电压和单独施加背栅电压所




图 11 (网刊彩色) 前、背栅电压对 SOI 器件沟道电流噪声功率谱密度的影响
 Fig. 11. (color online) The influence of front and back gate voltage on SOI device channel current noise power spectral density.

测得的 S_{Id} 之和要大, 该现象是由器件的电荷耦合效应所引起的. 在 SOI 器件中施加背栅电压将使得 SOI 器件中前栅阈值电压发生漂移, 并导致驱动电压和沟道电流增大. 由于 S_{Id} 正比于沟道电流, 因而在同时施加前栅电压和背栅电压情况下, 所测得噪声功率谱密度将远大于单独施加前栅电压和单独施加背栅电压两者之和.

当沟道处于强反型状态, 基于电荷耦合效应, 背栅电压与前栅阈值电压之间关系为^[14]

$$V_{fg} - V_{tf} = \frac{T_{OX}}{T_{BOX}}(V_{bg} - V_{tb}). \quad (4)$$

由(4)式可知: 当 V_{bg} 为 60 V 时, 前栅阈值电压将小于 V_{bg} 为 0 V 时的阈值电压.

为进一步验证上述结果, 提取器件沟道电流 I_d

及沟道电流噪声功率谱密度 S_{Id} 随栅源电压 V_{fg} 的变化, 如图 12 所示.

由图 12 可知, 在施加背栅电压下 ($V_{bg} = 60$ V) 所测得的前栅沟道电流较不施加背栅电压下测得的前栅沟道电流大, 这与(4)式结果相符合, 且在 V_{fg} 较小情况下尤为显著. 当 V_{fg} 较小时, SOI 器件处于亚域区与开启区的临界点附近, 施加背栅电压 V_{bg} 将使得器件前栅工作状态由亚域区转化为开启区, 因而沟道电流变化明显. 当前栅沟道开启后, 前栅阈值电压减小使得沟道电流趋于饱和. 由于器件沟道电流功率谱密度正比于沟道电流, 故对于沟道电流功率谱密度与沟道电流的变化较类似, 如图 12 所示.




图 12 SOI 器件中沟道电流与沟道电流噪声功率谱密度随前栅电压的变化曲线 ($V_{bg} = 0 \text{ V}, 60 \text{ V}$)

Fig. 12. Channel current and low frequency noise of SOI device versus the V_{fg} ($V_{bg} = 0 \text{ V}, 60 \text{ V}$).

4 结 论

本文对 SOI NMOS 器件的低频噪声特性展开实验研究. 由实验结果可知, 栅氧界面附近缺陷态对载流子的俘获与释放作用是其低频噪声的主要来源, 本文对该结果进行理论解释并提取缺陷态等相关参数; 随后, 考虑沟道长度对器件低频噪声的影响, 其沟道长度与低频噪声成反比关系; 最后, 分析电荷耦合效应对 SOI 器件低频噪声的影响, 得到在同时施加前栅电压和背栅电压的沟道电流噪声功率谱密度远大于单独施加前栅电压和背栅电压时之和.

参考文献

- [1] Eggert D, Huebler P, Huerrich A, Kuerck H, Budde W, Vorwerk M 1997 *IEEE Trans. Electron. Dev.* **44** 1981
- [2] Rozeau O, Jomaah J, Haendler S, Boussey J, Balestra F 2000 *Analog Integr. Circ. Sign. Process.* **25** 93
- [3] Liu Y, Wu W J, Li B, En Y F, Wang L, Liu Y R 2014 *Acta Phys. Sin.* **63** 098503 (in Chinese) [刘远, 吴为敬, 李斌, 恩云飞, 王磊, 刘玉荣 2014 物理学报 **63** 098503]
- [4] Fung T C, Baek G, Kanicki J 2010 *J. Appl. Phys.* **108** 074518
- [5] Alok K, Manoj K P, Sujata P, Gupta A K 2005 *J. Semicond. Technol. Sci.* **5** 187
- [6] Akarvardar K, Dufrene B M, Cristoloveanu M, Gentil P, Blalock B J, Mojarradi M M 2006 *IEEE Trans. Electron. Dev.* **53** 829
- [7] McWhorter A L 1957 *Semiconductor Surface Physics* (Philadelphia: University of Pennsylvania Press) pp207-228
- [8] Jomaah J, Balestra 2004 *IEE Proc. Circ. Dev. Syst.* **151** 111
- [9] Ghibaudo G, Roux O, Nguyen-Duc C, Balestra F, Brini J 1991 *Phys. Status Solidi A* **124** 571
- [10] Christensson S, Lundstrom I, Svensson C 1968 *Solid State Electron.* **11** 797
- [11] Liu Y, Wu W J, En Y F, Wang L, Lei Z F, Wang X H 2014 *IEEE Electron. Dev. Lett.* **35** 369
- [12] Jayarman R, Sodini C G 1989 *IEEE Trans. Electron. Dev.* **36** 1773
- [13] Lukyanchikova N, Garbar N, Smoianka A 2004 *IEEE Electron. Dev. Lett.* **25** 433
- [14] Ohata A, Pretet J, Cristoloveanu S, Zaslavsky A 2005 *IEEE Trans. Electron. Dev.* **52** 124

Low frequency noise behaviors in the partially depleted silicon-on-insulator device*

Wang Kai¹⁾²⁾ Liu Yuan^{2)†} Chen Hai-Bo³⁾ Deng Wan-Ling¹⁾ En Yun-Fei²⁾ Zhang Ping¹⁾²⁾

1) (School of Information Science and Technology, Jinan University, Guangzhou 510632, China)

2) (Science and Technology on Reliability Physics and Application of Electronic Component Laboratory, CEPREI, Guangzhou 510610, China)

3) (No. 58th Research Institute of China Electronics Technology Group Corporation, Wuxi 214035, China)

(Received 9 October 2014; revised manuscript received 2 December 2014)

Abstract

Low frequency noise in the partially depleted silicon-on-insulator (SOI) NMOS device is investigated in this paper. The experimental results show low frequency noise behaviors are in good consistence with classical noise model. Based on McWhorter model, the low frequency noise in the SOI device results from the exchange of carriers between channel and oxide. The densities of trapped charges in the front gate oxide and buried oxide are extracted. Due to the difference between manufacture processes, the extracted density of trapped charges in the buried oxide ($N_t = 8 \times 10^{17} \text{ eV}^{-1} \cdot \text{cm}^{-3}$) is larger than that in the gate oxide ($N_t = 2.767 \times 10^{17} \text{ eV}^{-1} \cdot \text{cm}^{-3}$), and the result is in good agreement with testing result of transfer characteristics in part 2. Based on the charge tunneling mechanism, the spatial distribution of trapped charges in the gate oxide and buried oxide are extracted by using the tunneling attenuation coefficient ($\lambda = 0.1 \text{ nm}$ for SiO_2) and time constant ($\tau_0 = 10^{-10} \text{ s}$), and the result also proves that the trap in buried oxide is larger than that in gate oxide. In addition, the influence of channel length on the low frequency noise in the SOI device is discussed. The variations of normalized channel current noise power spectral density with channel length are investigated at four frequencies (10 Hz, 25 Hz, 50 Hz, and 100 Hz). The experimental results show that the normalized noise power spectral density decreases linearly with the increase of channel length, which indicates the low frequency noise of SOI device is mainly caused by the flicker noise in the channel, and the contribution of source/drain contact and parasitic resistances could be ignored. Finally, the dependences of back gate voltage on the front gate threshold voltage, front channel current and front channel noise are discussed by considering the charge coupling effect. The experimental results show the measured channel current and channel noise with applying front gate voltage and back gate voltage simultaneously are larger than those with applying the front gate voltage and back gate voltage separately.

Keywords: silicon-on-insulator device, partially depleted, low frequency noise, defect

PACS: 85.30.Tv, 73.40.Qv, 85.40.Qx

DOI: 10.7498/aps.64.108501

* Project supported by the National Natural Science Foundation of China (Grant Nos. 61204112, 61204116), the China Postdoctoral Science Foundation (Grant No. 2012M521628), and the SOI Research Institute Foundation, China (Grant No. 62401110320).

† Corresponding author. E-mail: liuyuan@ceprei.com