

镉锌氧化物薄膜晶体管局域态分布的提取方法

王静 刘远 刘玉荣 吴为敬 罗心月 刘凯 李斌 恩云飞

Extraction of density of localized states in indium zinc oxide thin film transistor

Wang Jing Liu Yuan Liu Yu-Rong Wu Wei-Jing Luo Xin-Yue Liu Kai Li Bin En Yun-Fei

引用信息 Citation: *Acta Physica Sinica*, 65, 128501 (2016) DOI: 10.7498/aps.65.128501

在线阅读 View online: <http://dx.doi.org/10.7498/aps.65.128501>

当期内容 View table of contents: <http://wulixb.iphy.ac.cn/CN/Y2016/V65/I12>

您可能感兴趣的其他文章

Articles you may be interested in

[AlGaIn/GaN 双异质结 F 注入增强型高电子迁移率晶体管](#)

[Enhancement mode AlGaIn/GaN double heterostructure high electron mobility transistor with F plasma treatment](#)

物理学报.2016, 65(3): 038501 <http://dx.doi.org/10.7498/aps.65.038501>

[内嵌 CuO 薄膜对并五苯薄膜晶体管性能的改善](#)

[Analysis of improved characteristics of pentacene thin-film transistor with an embedded copper oxide layer](#)

物理学报.2015, 64(22): 228502 <http://dx.doi.org/10.7498/aps.64.228502>

[溶胶凝胶法制备以 HfO₂ 为绝缘层和 ZITO 为有源层的高迁移率薄膜晶体管](#)

[High mobility thin-film transistor with solution-processed hafnium-oxide dielectric and zinc-indium-tin-oxide semiconductor](#)

物理学报.2015, 64(16): 168501 <http://dx.doi.org/10.7498/aps.64.168501>

[部分耗尽结构绝缘体上硅器件的低频噪声特性](#)

[Low frequency noise behaviors in the partially depleted silicon-on-insulator device](#)

物理学报.2015, 64(10): 108501 <http://dx.doi.org/10.7498/aps.64.108501>

[电离辐射对部分耗尽绝缘体上硅器件低频噪声特性的影响](#)

[Radiation effects on the low frequency noise in partially depleted silicon on insulator transistors](#)

物理学报.2015, 64(7): 078501 <http://dx.doi.org/10.7498/aps.64.078501>

铟锌氧化物薄膜晶体管局域态分布的提取方法*

王静¹⁾²⁾ 刘远^{2)†} 刘玉荣¹⁾ 吴为敬³⁾ 罗心月²⁾ 刘凯¹⁾²⁾
李斌¹⁾ 恩云飞²⁾

1)(华南理工大学电子与信息学院, 广州 510640)

2)(工业和信息化部电子第五研究所, 电子元器件可靠性物理及其应用技术国家重点实验室, 广州 510610)

3)(华南理工大学, 发光材料与器件国家重点实验室, 广州 510640)

(2016年1月26日收到; 2016年3月15日收到修改稿)

本文针对铟锌氧化物薄膜晶体管 (IZO TFT) 的低频噪声特性与变频电容-电压特性展开试验研究, 基于上述特性对有源层内局域态密度及其在禁带中的分布进行参数提取. 首先, 基于 IZO TFT 的亚阈值 $I-V$ 特性提取器件表面势随栅源电压的变化关系. 基于载流子数随机涨落模型, 在考虑有源层内缺陷态俘获/释放载流子效应基础上, 通过 γ 因子提取深能态陷阱的特征温度; 基于沟道电流噪声功率谱密度及平带电压噪声功率谱密度的测量, 提取 IZO TFT 有源层内局域态密度及其分布. 试验结果表明, 带尾态缺陷在禁带内随能量呈 e 指数变化趋势, 其导带底密度 N_{TA} 约为 $3.42 \times 10^{20} \text{ cm}^{-3} \cdot \text{eV}^{-1}$, 特征温度 T_{TA} 约为 135 K. 随后, 将 $C-V$ 特性与线性区 $I-V$ 特性相结合, 对栅端寄生电阻、漏端寄生电阻、源端寄生电阻进行提取与分离. 在考虑有源层内局域态所俘获电荷与自由载流子的情况下, 基于变频 $C-V$ 特性对 IZO TFT 有源层内局域态分布进行参数提取. 试验结果表明, 深能态与带尾态在禁带内随能量均呈 e 指数变化趋势, 深能态在导带底密度 N_{DA} 约为 $5.4 \times 10^{15} \text{ cm}^{-3} \cdot \text{eV}^{-1}$, 特征温度 T_{DA} 约为 711 K, 而带尾态在导带底密度 N_{TA} 约为 $1.99 \times 10^{20} \text{ cm}^{-3} \cdot \text{eV}^{-1}$, 特征温度 T_{TA} 约为 183 K. 最后, 对以上两种局域态提取方法进行对比与分析.

关键词: 薄膜晶体管, 变频电容-电压, 低频噪声, 缺陷态

PACS: 85.30.Tv, 73.40.Qv, 77.55.hf, 73.50.Dn

DOI: 10.7498/aps.65.128501

1 引言

铟锌氧化物薄膜晶体管 (indium-zinc oxide thin film transistor, IZO TFT) 具有电子迁移率高、开关比大、均匀性好、透光性佳、电学稳定性好等优点, 在平板显示及柔性集成电路等方面取得广泛应用^[1-3], 其制备和电学性能研究已成为国内外研究热点. 研究表明, IZO TFT 有源层内局域态密度及其分布 (density of localized states, DOS) 将严重影响器件性能及其电学稳定性^[4-7]. 为满足建模与仿真等需求, 业界迫切希望能形成 IZO TFT 局域态随能级分布的参数提取方法.

目前, 国内外针对非晶态薄膜晶体管局域态展开大量建模与参数提取研究. 文献[4, 5]基于数值仿真与 $I-V$ 方法对 DOS 进行参数提取, 文献[8, 9]则结合 $C-V$ 与光照对 DOS 进行参数提取研究; 在上述研究结果基础上, 文献[10-13]基于变频 $C-V$ 特性, 构建 RC 网络模型对 DOS 进行参数提取与建模. 由于 IZO TFT 有源层内局域态通常包含深能态缺陷与带尾态缺陷, 上述方法能较好地提取深能态缺陷的分布, 但尚未能精确提取得到导带底附近带尾态缺陷的分布, 因而可引入相关低频噪声测量方法进行数据补充与完善^[14-16]. 此外, 寄生电阻对器件缺陷态提取精确度有较大影响, 而变频 $C-V$

* 国家自然科学基金(批准号: 61574048, 61574062, 61204112) 和广东省自然科学基金(批准号: 2014A030313656, 2015A030306002) 资助的课题.

† 通信作者. E-mail: liuyuan@ceprei.com

法并未能准确分离栅端寄生电阻与源端寄生电阻的值,因而也有必要引入线性区 $I-V$ 测量数据进行修正 [17-20].

本文拟针对 IZO TFT 的低频噪声特性与变频 $C-V$ 特性展开试验与理论研究. 基于 $I-V$ 特性提取 IZO TFT 的表面势, 并基于低频噪声构建器件局域态的提取方法. 将变频 $C-V$ 特性与 $I-V$ 特性相结合, 提取器件的寄生电阻, 并基于 $C-V$ 特性提取 IZO TFT 的局域态分布. 最后, 将两种方法所提取的局域态分布进行对比与讨论.

2 器件电性能测试与表面势提取

2.1 器件电性能测试系统

为准确测量与分析器件的电学性能, 本文基于半导体器件参数测试仪 (Agilent B1500) 的 SMU

单元对 IZO TFT 进行 $I-V$ 测试, 其测量精度最高可达 fA 级; 在将器件等效为一个电容 C_M 与电阻 R_M 并联形成的二端口 RC 网络模型条件下, 利用 B1500 的 CMU 单元测量器件的电容与电导随偏置电压的变化关系.

IZO TFT 低频噪声测量系统如图 1 所示. 系统采用半导体器件参数测试仪 Agilent B1500 的 SMU 单元监控器件电学参数的变化, 采用 Agilent 35670 频谱分析仪测量器件沟道电流的噪声功率谱密度, 采用 Agilent E4727A 构建噪声测量系统的滤波与低频噪声放大单元. 为使得被测器件与低频噪声放大单元相匹配, 需在器件栅极与漏极串联相应电阻 R_G 与 R_D ; 由于器件栅极电阻较大, 因而 R_G 被设置为 0Ω , R_D 则根据外界偏置情况选用 33 或 $100 \text{ k}\Omega$.




图 1 IZO TFT 的低频噪声测量系统

Fig. 1. The measurement setup for low frequency noise in the IZO TFTs.

2.2 器件直流特性

本文所用样品为背沟刻蚀、底栅结构的 IZO 薄膜晶体管. 首先, 在玻璃衬底上通过直流溅射沉积出一层 300 nm 厚的铝栅, 并采用湿法刻蚀得到相关图形. 随后, 基于等离子体增强型化学沉积 (PECVD) 技术, 在 $310 \text{ }^\circ\text{C}$ 条件下分别制作出具有堆叠结构的氮化硅 (250 nm) 与二氧化硅层 (50 nm) 作为栅绝缘层. 通过磁控溅射法在绝缘层上制作出一层 30 nm 厚的 IZO 层作为有源层, 并通过溅射法沉积 $\text{C} (1.5 \text{ nm})/\text{Mo} (200 \text{ nm})$ 堆叠结构以制作源/漏电极. 最终, 为保护器件电学性能, 在器件上

方通过 PECVD 法沉积一层厚达 300 nm 的二氧化硅作为钝化层. 薄膜晶体管横截面结构如图 2 所示, 器件宽长比为 $240 \mu\text{m}/10 \mu\text{m}$. 部分详细制备流程如文献 [21, 22] 所述.

IZO 薄膜晶体管转移特性曲线如图 3 所示. 由图 3 可知, 器件阈值电压 V_{th} 约为 1.38 V , 栅绝缘层电容 C_{ox} 为 $18.2 \text{ nF}/\text{cm}^2$, 载流子有效迁移率 μ_{eff} 约为 $23.34 \text{ cm}^2 \cdot \text{V}^{-1} \cdot \text{s}^{-1}$, 亚阈斜率约为 $0.53 \text{ V}/\text{dec}$, 电流开关比约为 10^7 . IZO 薄膜晶体管输出特性曲线如图 4 所示, 由图 4 可知器件饱和特性良好, 在漏源电压较小时无电流拥挤等现象发生.




图2 (网刊彩色) IZO TFT 结构示意图

Fig. 2. (color online) Cross section view of IZO TFTs.




图3 (网刊彩色) IZO TFT 的转移特性曲线

Fig. 3. (color online) Transfer characteristics in the IZO TFT.




图4 (网刊彩色) IZO TFT 的输出特性曲线

Fig. 4. (color online) Output characteristics in the IZO TFT.

2.3 表面势提取方法

当 IZO TFT 工作在亚阈区时, 栅压 V_{gs} 作用下所引入沟道的电荷大部分被局域态所俘获, 因而器

件亚阈电流将随栅源电压的增加呈指数变化

$$I_D = I_{D0} \exp\left(\frac{|V_{gs} - V_{th}|}{\eta V_T}\right). \quad (1)$$

在 (1) 式中, V_T 为热电势, I_{D0} 为 $V_{gs} = V_{th}$ 时的源漏电流; η 为亚阈因子, 通常反映 IZO/SiO₂ 界面间的电容耦合效应, 并与局域态等效电容相关, 通常可表征为

$$\eta = 1 + \frac{C_{it}}{C_{ox}}, \quad (2)$$

(2) 式中, C_{it} 为局域态等效电容值.

由文献 [23, 24] 可知, 当器件工作在亚阈区时, 栅压与表面能带弯曲量 ϕ_s 之间关系可近似为

$$\begin{aligned} V_{gs} - V_{FB} &\approx \phi_{ox} + \phi_s \\ &= \phi_s(V_{gs}) \left(1 + \frac{1}{\phi_s(V_{gs})} \cdot \frac{Q_s(V_{gs})}{C_{ox}}\right) \\ &= \phi_s(V_{gs}) \cdot \eta, \end{aligned} \quad (3)$$

(3) 式中, ϕ_{ox} 为栅绝缘层上的压降, Q_s 为引入沟道的电荷量.

结合 (1) 式与 (3) 式, 亚阈电流与表面势之间关系可表征为

$$I_D = I_{D0} \exp\left(\frac{\phi_s(V_{gs})}{V_T}\right) \cdot \exp\left(\frac{V_{FB} - V_{th}}{\eta V_T}\right). \quad (4)$$

基于 (4) 式, 选择两个相近栅压 (V_{gs1} 与 V_{gs2}) 下所测得源漏电流 I_{D1} 与 I_{D2} , 对试验曲线进行非线性拟合 [23]:

$$\ln\left(\frac{I_{D2}}{I_{D1}}\right) = \frac{\phi(V_{gs2}) - \phi(V_{gs1})}{V_T}. \quad (5)$$

基于 (5) 式, 即可获得表面势的计算方程为

$$\phi_s(V_{gs}) = \frac{1}{\Delta V_{gs}} \int V_T \ln\left(\frac{I_{D2}}{I_{D1}}\right) dV_{gs}. \quad (6)$$

基于 IZO TFT 的转移特性曲线 (如图 3 所示), 可提取得到 IZO TFT 表面势随栅源电压的变化趋势, 如图 5 所示. 由图 5 可知, 当器件栅压小于阈值电压时, 器件工作在亚阈区, 引入沟道的电荷大部分被深能态所俘获, 此时表面势随栅压的增加而迅速增加; 当器件栅压大于阈值电压时, 器件工作在开启区, 此时深能态陷阱已大部分被电荷所填满, 被带尾态俘获的电荷及自由载流子数目迅速增加, 但由于费米能级已接近导带底, 因而表面势随栅压的变化较缓慢并呈饱和趋势.




图5 IZO TFT 表面势随栅源电压的变化

Fig. 5. Extraction of surface potential in the IZO TFT.

3 器件低频噪声特性及局域态提取

噪声来源于物理量的随机起伏. 半导体器件中的低频噪声主要包括热噪声、散粒噪声、产生-复合噪声 ($G-R$ 噪声) 与闪烁噪声 ($1/f$ 噪声). $1/f$ 噪声与 $G-R$ 噪声的功率谱密度与频率有关, 在低频情况下较为显著, 故统称为低频噪声. 由于 $1/f$ 噪声由器件表面缺陷及氧化层陷阱电荷所引起, 因而往往能反映器件内在质量和可靠性的优劣 [25]. 本节将针对器件 IZO TFT 噪声特性与缺陷态的相关性展开试验研究.

3.1 低频噪声特性

基于所构建的低频噪声测量系统, 可在 $V_{ds} = 0.5$ V 及相应过驱动电压 $V_{gs} - V_{th}$ 条件下, 测得器件沟道电流低频噪声功率谱密度 (noise power spectral density, S_{ID}) 随频率的变化, 如图 6 所示.




图6 (网刊彩色) IZO TFT 沟道电流低频噪声功率谱密度随频率的变化

Fig. 6. (color online) Drain current noise power spectral densities versus frequency in the IZO TFT.

由图 6 可知, 受 IZO/SiO₂ 界面附近缺陷俘获与释放载流子效应的影响, IZO TFT 归一化沟道电流噪声功率谱密度 S_{ID}/I_D^2 随频率 f 的变化遵循 $1/f^\gamma$ 的变化规律, 其中 γ 约为 0.6. 由文献 [26] 可知, γ 因子反映了界面附近缺陷态的纵向分布; 如果 $\gamma < 1$, 则有源层内缺陷态密度将大于氧化层内陷阱密度; 如果 $\gamma > 1$, 则有源层内缺陷态密度将小于氧化层内陷阱密度. 基于 γ 因子测量, 可知器件 IZO 有源层内缺陷态密度远大于氧化层内中立陷阱密度; 因而基于低频噪声特性可有效提取器件 IZO/SiO₂ 界面附近缺陷密度及其随能级的分布 (特征温度).

基于 MOS 器件的低频噪声理论, $1/f$ 噪声的影响机理主要为载流子数随机涨落与迁移率随机涨落. 由文献 [14, 27] 可知, 若器件噪声的主要影响机理为载流子数随机涨落, 则 S_{ID}/I_D^2 随 $V_{gs} - V_{th}$ 的变化斜率趋向于 -2 ; 若器件噪声的主要影响机理为迁移率随机涨落, 则 S_{ID}/I_D^2 随 $V_{gs} - V_{th}$ 的变化斜率趋向于 -1 . 为明确器件低频噪声的影响机理, 基于图 6 可提取 S_{ID}/I_D^2 随 $V_{gs} - V_{th}$ 的变化, 如图 7 所示. 由图 7 可知: S_{ID}/I_D^2 随 $V_{gs} - V_{th}$ 的变化斜率趋向于 -2 , 因而器件低频噪声特性的主要影响机理为载流子数随机涨落, 并同时受到迁移率随机涨落的影响.




图7 (网刊彩色) IZO TFT 中 S_{ID}/I_D^2 随过驱动电压 $V_{gs} - V_{th}$ 的变化

Fig. 7. (color online) Normalized drain current noise power spectral densities (S_{ID}/I_D^2) versus overdrive voltage ($V_{gs} - V_{th}$) in the IZO TFT.

基于载流子数随机涨落理论, 考虑 IZO/SiO₂ 界面附近缺陷俘获和释放载流子效应的影响, 器件归一化噪声功率谱密度可近似表征为 [27,28]

$$S_{ID}/I_D^2 = (g_m/I_D)^2 S_{vfb}, \quad (7)$$

(7) 式中, g_m 为器件跨导; S_{vfb} 为平带电压功率谱密度, 可表征为

$$S_{vfb} = \frac{S_{vfb_0}}{1 - \exp[-(E_C - E_F)/E_0]}, \quad (8)$$

(8) 式中,

$$S_{vfb_0} = \frac{(qkT)^2 N_t(E_F)}{WLC_{ox}^2} \cdot \frac{2\pi\tau_0^{1-\gamma}}{E_0 \sin(\gamma\pi/2)} \frac{1}{(2\pi f)^\gamma}, \quad (9)$$

(9) 式中 $N_t(E_F)$ 为缺陷态密度, τ 为时间常数; 由图 6 可知, S_{vfb} 遵循 $1/f^\gamma$ 的变化规律, 其中 γ 与特征温度 T_c 之间关系可表征为

$$\gamma = 1 - kT/E_0 = 1 - T/T_c. \quad (10)$$

由于 γ 约等于 0.6, 故从 (10) 式中即可提取器件界面附近缺陷态的特征温度约为 750 K, 这主要取决于器件有源层内深能态陷阱的分布。

为提取器件界面附近的缺陷态密度, 必须首先提取器件的平带电压功率谱密度 S_{vfb_0} . IZO TFT 中实测与拟合所得 S_{ID}/I_D^2 随沟道电流的变化如图 8 所示, 由图 8 即可提取 S_{vfb_0} 约为 $1.75 \times 10^{-10} \text{ V}^2/\text{Hz}$. 基于 (9) 式, 即可求得界面附近缺陷态密度约为 $5.23 \times 10^{18} \text{ cm}^{-3} \cdot \text{eV}^{-1}$.




图 8 IZO TFT 中 S_{ID}/I_D^2 随沟道电流的变化

Fig. 8. Normalized drain current noise power spectral densities (S_{ID}/I_D^2) versus drain current in the IZO TFT.

3.2 局域态分布的提取方法

由上文可知, 被测 IZO TFT 的低频噪声特性主要受载流子数随机涨落机理的影响. 基于所测沟道电流噪声功率谱密度, 可提取得到不同过驱动电压作用下 IZO/SiO₂ 界面附近的局域态密度 [16,29]:

$$NT \approx \frac{4\lambda}{WLT_{ox}^2 kTf} \frac{I_D^2}{S_{ID}}, \quad (11)$$

(11) 式中, λ 为载流子在栅氧化层中的隧穿距离, 约为 0.1 nm; 结合所给出栅压与表面势之间的关系, 即可获得带尾态与深能态密度随能级的变化, 如图 9 所示。

由图 9 可知, IZO TFT 中局域态分布满足指数变化规律

$$g_A(E) = N_{TA} \cdot \exp\left(\frac{E - E_C}{kT_{TA}}\right) + N_{DA} \cdot \exp\left(\frac{E - E_C}{kT_{DA}}\right), \quad (12)$$

(12) 式中, N_{TA} 为导带底带尾态密度, 而 T_{TA} 则为带尾态的特征温度 (采用该参数即可描述局域态随能级分布); N_{DA} 为导带底深能态密度, 而 T_{DA} 则为深能态的特征温度. 经过拟合可知, N_{TA} 约为 $3.42 \times 10^{20} \text{ cm}^{-3} \cdot \text{eV}^{-1}$, 而 T_{TA} 约为 135 K; 而 N_{DA} 约为 $4.03 \times 10^{17} \text{ cm}^{-3} \cdot \text{eV}^{-1}$, 而 T_{DA} 约为 299 K.




图 9 IZO TFT 带尾态密度随能级的变化

Fig. 9. Distribution of tail states in the band-gap of IZO TFT.

基于低频噪声所提取的缺陷态密度不但包含有源层内的局域态密度, 还包含栅绝缘层内的中立陷阱. 由上文可知, 有源层内局域态密度较栅绝缘层内中立陷阱数量多许多, 因而基于低频噪声所提取导带底附近带尾态密度及其特征温度较准确. 然而, 随着能级距导带底距离的增加, 局域态密度将急剧减小; 由于栅绝缘层内中立陷阱与能级几乎呈均匀分布, 此时局域态密度可与栅绝缘层内陷阱数量相当, 因而基于低频噪声所提取深能态密度较实际值偏大, 而特征温度则偏小。

4 器件 C-V 特性及参数提取

上节基于低频噪声提取 IZO TFT 内局域态密度随能级的分布. 为验证该方法的有效性, 本节将

引入变频 C - V 特性进行对比分析, 并弥补上述方法所提取深能态陷阱密度的不准确性.

4.1 器件 C - V 特性

基于半导体参数测试仪 (Agilent B1500) 的 CMU 单元, 在将器件等效为一个电容 C_M 与电阻 R_M 并联形成的二端口 RC 网络模型条件下, 可测得 IZO TFT 的变频电容-电压曲线如图 10 所示.

受器件 IZO/SiO₂ 界面附近缺陷及栅-源/漏交叠区内缺陷俘获/释放电荷效应的影响, 所测量得到的 C - V 曲线对测量频率极为敏感. 由图 10 可知, 等效电容随测量频率的增加而下降, 而等效电导随测量频率的增加而上升.




图 10 (网刊彩色) IZO TFT 的变频 C - V 曲线
Fig. 10. (color online) Measured multi-frequency C - V characteristics in the IZO TFT.

4.2 寄生电阻的提取方法

在 C - V 曲线测量过程中, 栅端寄生电阻与源端寄生电阻都将对最终参数提取结果造成重要影响. 为使得缺陷态提取更加准确, 有必要通过 C - V 与 I - V 相结合的方法对寄生电阻进行提取, 并在后续缺陷态提取过程中予以考量.

由上文可知, IZO TFT 电容-电压曲线测量过程中, 可将器件栅、源间等效为一个二端口 RC 网络模型, 其包含一个等效电容 C_M 与一个并联的等效电阻 $R_M(1/G_M)$. 基于并联 C - V 法 (Parallel-Mode Capacitance-Voltage, PMCV), 该二端口 RC 网络模型的导纳 $Y(\omega)$ 可表征为^[10]

$$Y(\omega) = 1/R_M + j\omega C_M. \quad (13)$$

由文献^[20, 30, 31]可知, 在实际测量过程中, 源端寄生电阻 R_s (包含接触电阻与栅-源交叠

区电阻)、栅端寄生电阻 R_g 与沟道电阻 R_{ch} 之和 $R_s + R_g + R_{ch}$ 可表征为^[20,30,31]

$$R(V_g) = \lim_{\omega \rightarrow \infty} \left(\frac{1}{Y(\omega)|_{\text{real}}} \right) = \left(\frac{R_M}{1 + (\omega C_{gs} R_M)^2} \right) \Big|_{\omega \rightarrow \infty}. \quad (14)$$

沟道电阻 R_{ch} 是与栅源电压有关的函数; 在 V_{gs} 趋近于无穷大时, 器件沟道电阻趋近于 0. 基于该假设, 即可提取每个测量频率下等效电阻随栅源电压的变化; 其中频率为 100 kHz 条件下, 等效电阻 $R_s + R_g + R_{ch}$ 随 V_{gs} 的变化如图 11 中插图所示. 对其进行拟合后, 即可获得各个测量频率下 $R_s + R_g$, 如图 11 所示. 由图 11 可知, 所提取得到 $R_s + R_g$ 的值随着频率的增加而减小, 并最终趋向于饱和; 在频率趋近于无穷大条件下, $R_s + R_g$ 的值约为 15.52 k Ω . 与此相似, 还可提取得到漏端寄生电阻与栅端寄生电阻 $R_d + R_g$ 的值约为 15.56 k Ω .

在变频 C - V 法所提取的寄生电阻中, 仅可提取得到 $R_s + R_g$ 的值, 但并不能将其进行分离, 因而有必要引入线性区 I - V 数据展开进一步处理与分析.




图 11 (网刊彩色) 所提取寄生电阻随频率的变化
Fig. 11. (color online) Extracted parasitic resistance versus measurement frequency.

当器件工作在线性区时, 器件的总电阻 R_{total} (包含源/漏寄生电阻与沟道电阻) 可等效为漏源电压 V_{ds} 与漏源电流 I_{ds} 的比值^[19,20]

$$R_{total} = \frac{V_{ds}}{I_{ds}} = R_s + R_d + R_{ch}. \quad (15)$$

与上文相似, 在 V_{gs} 趋近于无穷大时, 器件沟道电阻 R_{ch} 趋近于 0, 因而

$$R_s + R_d = R_{total} \Big|_{V_{gs} \rightarrow \infty}. \quad (16)$$

为保证器件工作在线性区,可在 $V_{ds} = 0.1 \text{ V}$ 条件下,提取总电阻随栅压的变化,如图 12 所示,由图 12 可知,随着过驱动电压的增加,器件总电阻随之减小,其拟合曲线可近似表征为 [19,20]

$$R = (R_s + R_d) + RA \cdot e^{-(V_{gs}-V_{th})/RB}, \quad (17)$$

(17) 式中, RA , RB 分别为拟合参数,其值约为 7638 与 1.41; 而本文所提取得到 $R_s + R_d$ 的值约为 19.57 k Ω .

基于 C - V 与 I - V 法分别所提取得到的寄生电阻值,最终可计算得到器件栅端寄生电阻 R_g 的值约为 5.76 k Ω ,而栅、漏端寄生电阻的值分别约为 9.76 与 9.8 k Ω .




图 12 器件总电阻随过驱动电压的变化

Fig. 12. Extracted total resistance in the IZO TFT with varied overdrive voltage.

4.3 局域态分布的提取方法

由文献 [10, 11] 可知, C - V 曲线通常按照图 13(a) 中二端口网络模型进行测量,而其所对应的等效阻抗 $Z_A(\omega)$ 可表征为 [10,11]

$$Z_A(\omega) = \frac{R_M}{1 + (\omega C_M R_M)^2} - j \frac{\omega C_M R_M^2}{1 + (\omega C_M R_M)^2}. \quad (18)$$

由文献 [10, 11] 可知,局域态等效电阻与测量频率无关,故可采用三组不同频率下 (10 kHz, 100 kHz, 1 MHz) 所测得的 R_{loc} 计算得到等效电容 C_{loc} 及 C_{free} 的值.

由于等效电容 C_{loc} 反映被深能级缺陷俘获载

考虑栅绝缘层电容及寄生电阻的影响,图 13(a) 中二端口网络模型可转化为图 13(b) 中所示的 RC 网络模型,其等效阻抗 $Z_B(\omega)$ 可表征为 [10, 11]

$$Z_B(\omega) = R_s + \frac{R_{ch}}{1 + (\omega C_{ch} R_{ch})^2} - j \left(\frac{\omega C_{ch} R_{ch}^2}{1 + (\omega C_{ch} R_{ch})^2} + \frac{1}{\omega C_{ox}} \right). \quad (19)$$

由于图 13(a) 中等效阻抗等于图 13(b) 中等效阻抗 ($Z_A = Z_B$),因而可计算得到沟道等效电容 C_{ch} 与沟道等效电阻 R_{ch} 的值.

为提取 IZO TFT 中深能级缺陷态在禁带中的分布,在 RC 网络模型中可分别考虑被深能级缺陷态俘获的电荷值 Q_{loc} 、自由载流子 Q_{free} 及其分别对应的等效电容值 C_{loc} 及 C_{free} . 由文献 [10, 11] 可知,同时考虑被陷阱俘获电荷与自由载流子的影响,并考虑局域态俘获/释放载流子效应对延时的影响(对应等效电阻为 R_L),图 13(b) 中所示 RC 网络模型可转化为图 13(c) 中所示 RC 网络模型.




图 13 IZO TFT 等效 RC 网络模型 [10,11]

Fig. 13. Equivalent RC network model in the IZO TFTs [10,11].

由于图 13(b) 中等效阻抗等于图 13(c) 中等效阻抗 ($Z_B = Z_C$),因而可计算得到局域态等效电阻 R_{loc} 的表达式为 [10,11]

$$R_{loc}^2(\omega) = \frac{\omega^2 C_{ch} R_{ch}^2 (C_{loc} + C_{free}) (C_{loc} + C_{free} - C_{ch}) - (C_{loc} + C_{free})}{\omega^3 C_{loc}^2 C_{free} [1 + \omega^2 C_{ch} R_{ch}^2 (C_{ch} - C_{free})]}. \quad (20)$$

流子数 Q_{loc} 的数量,而 Q_{loc} 又与栅源电压 V_{gs} 有关,因而深能级缺陷随能级的分布 $g(E)$ 可表征为 [10,11]

$$g(E) = \frac{dQ_{loc}(E)/dE}{W \times L_{eff} \times T_{izo}} = \frac{\Delta C_{loc}(E)}{W \times L_{eff} \times T_{izo} \times q^2}. \quad (21)$$

基于(21)式,可计算得到IZO TFT中深能级缺陷随能级的分布如图14所示.

由图14可知,基于变频 $C-V$ 法提取得到的IZO TFT中局域态密度亦满足如(12)式所示的指数分布规律. 经过拟合可知, N_{TA} 约为 $1.99 \times 10^{20} \text{ cm}^{-3} \cdot \text{eV}^{-1}$, T_{TA} 约为183 K; 而 N_{DA} 约为 $5.4 \times 10^{15} \text{ cm}^{-3} \cdot \text{eV}^{-1}$, T_{DA} 约为711 K.




图14 IZO TFT中局域态密度随能级的分布

Fig. 14. Distribution of localized states in the band-gap of IZO TFT.

由上可知,所提取的深能态特征温度约为711 K,这与基于低频噪声 γ 因子所分析得到深能态的特征温度较相似;基于变频 $C-V$ 特性所提取的深能态密度小于基于低频噪声所提取的深能态密度,也从侧面表明了IZO TFT氧化层内存在大量中立陷阱.在带尾态方面,基于 $C-V$ 曲线与低频噪声所提取的密度与特征温度均较相似,这进一步验证了基于低频噪声提取缺陷态密度的准确性.

5 结 论

基于低频噪声与变频 $C-V$ 特性,本文针对铟锌氧化物薄膜晶体管有源层内局域态分布展开试验与参数提取研究.基于亚阈值 $I-V$ 特性,提取得到器件表面势随栅源电压的变化关系.考虑载流子数随机涨落机理,基于沟道电流噪声功率谱密度与缺陷态之间关系,提取IZO TFT中带尾态在禁带中的分布.随后,将 $C-V$ 与 $I-V$ 曲线相结合,分别提取栅极、漏极与源极的寄生电阻.在考虑深能级缺陷俘获电荷与自由载流子的情况下,基于二端口 RC 网络模型,从变频 $C-V$ 特性中提取IZO TFT中局域态的分布情况.实验结果表明以上两种方法

提取得到的局域态分布数据较相似,这为后续建模研究奠定了良好基础.

参考文献

- [1] Lan L, Xiong N, Xiao P, Li M, Xu H, Yao R, Wen S, Peng J 2013 *Appl. Phys. Lett.* **102** 242102
- [2] Li X F, Xin E L, Shi J F, Chen L L, Li C Y, Zhang J H 2013 *Acta Phys. Sin.* **62** 108503 (in Chinese) [李喜峰, 信恩龙, 石继锋, 陈龙龙, 李春亚, 张建华 2013 物理学报 **62** 108503]
- [3] Yu G, Wu C F, Lu H, Ren F F, Zhang R, Zheng Y D, Huang X M 2015 *Chin. Phys. Lett.* **32** 047302
- [4] Kimura M, Nakanishi T, Nomura K, Kamiya T, Hosono H 2008 *Appl. Phys. Lett.* **92** 133512
- [5] Hsieh H H, Kamiya T, Nomura K, Hosono H, Wu C C 2008 *Appl. Phys. Lett.* **92** 133503
- [6] Tang L F, Yu G, Lu H, Wu C F, Qian H M, Zhou D, Zhang R, Zheng Y D, Huang X M 2015 *Chin. Phys. B* **24** 088504
- [7] Liu Y R, Su J, Lai P T, Yao R H 2014 *Chin. Phys. B* **23** 068501
- [8] Bae H, Choi H, Oh S, Kim D H, Bae J, Kim J, Kim Y H, Kim D M 2013 *IEEE Electron Device Lett.* **34** 57
- [9] Park J H, Jeon K, Lee S, Kim S, Kim S, Song I, Kim C J, Park J, Park Y, Kim D M, Kim D H 2008 *IEEE Electron Device Lett.* **29** 1292
- [10] Lee S, Park S, Kim S, Jeon Y, Jeon K, Park J H, Park J, Song I, Kim C J, Park Y, Kim D M, Kim D H 2010 *IEEE Electron Device Lett.* **31** 231
- [11] Bae H, Jun S, Jo C H, Choi H, Lee J, Kim Y H, Hwang S, Jeong H K, Hur I, Kim W, Yun D, Hong E, Seo H, Kim D H, Kim D M 2012 *IEEE Electron Device Lett.* **33** 1138
- [12] Kim Y, Bae M, Kim W, Kong D, Jeong H K, Kim H, Choi S, Kim D M, Kim D H 2012 *IEEE Trans. Electron Devices* **59** 2689
- [13] Xu P R, Qiang L, Yao R H 2015 *Acta Phys. Sin.* **64** 137101 (in Chinese) [徐飘荣, 强蕾, 姚若河 2015 物理学报 **64** 137101]
- [14] Liu Y, Wu W J, Li B, En Y F, Wang L, Liu Y R 2014 *Acta Phys. Sin.* **63** 098503 (in Chinese) [刘远, 吴为敬, 李斌, 恩云飞, 王磊, 刘玉荣 2014 物理学报 **63** 098503]
- [15] Kim S, Jeon Y, Lee J H, Ahn B D, Park S Y, Park J H, Kim J H, Park J, Kim D M, Kim D H 2010 *IEEE Electron Device Lett.* **31** 1236
- [16] Liu Y, Wu W J, Qiang L, Wang L, En Y F, Li B 2015 *Chin. Phys. Lett.* **32** 088506
- [17] Jun S, Bae H, Kim H, Lee J, Choi S J, Kim D H, Kim D M 2015 *IEEE Electron Device Lett.* **36** 144
- [18] Lee S, Park H, Paine D C 2011 *J. Appl. Phys.* **109** 063702
- [19] Bae H, Hur I, Shin J S, Yun D, Hong E, Jung K D, Park M S, Choi S, Lee W H, Uhm M, Kim D H, Kim D M 2012 *IEEE Electron Device Lett.* **33** 534

- [20] Shin S J, Bae H, Hong E, Jang J, Yun D, Lee J, Kim D H 2012 *Solid-State Electron.* **72** 78
- [21] Luo D, Zhao M, Xu M, Li M, Chen Z, Wang L, Peng J 2014 *ACS Appl. Mater. Interfaces* **6** 11318
- [22] Huang C Y, Zhang L R, Zhou L, Wu W J, Yao R H, Peng J B 2015 *Displays* **38** 93
- [23] Lee J, Jun S, Jang J, Bae H, Kim H, Chung J W, Choi S J, Kim D H, Lee J, Kim D M 2013 *IEEE Electron Device Lett.* **34** 1521
- [24] Servati P, Nathan A 2002 *IEEE Trans. Electron Devices* **49** 812
- [25] Jevtic M M 1995 *Microelectron. Reliab.* **35** 455
- [26] Jayaraman R, Sodini C G 1989 *IEEE Trans. Electron Devices* **36** 1773
- [27] Fung T C, Baek G, Kanicki J 2010 *J. Appl. Phys.* **108** 074518
- [28] Dimitriadis C A, Brini J, Lee J I, Farmakis F V, Kamarinos 1999 *J. Appl. Phys.* **85** 3934
- [29] Pichon L, Cretu B, Boukhenoufa A 2009 *Thin Solid Films* **517** 6367
- [30] Bae H, Kim S, Bae M, Shin J S, Kong D, Jung H, Jang J, Lee J, Kim D H, Kim D M 2011 *IEEE Electron Device Lett.* **32** 761
- [31] Vogel E M, Henson W K, Richter C A, Suehle J S 2000 *IEEE Trans. Electron Devices* **47** 601

Extraction of density of localized states in indium zinc oxide thin film transistor*

Wang Jing¹⁾²⁾ Liu Yuan^{2)†} Liu Yu-Rong¹⁾ Wu Wei-Jing³⁾ Luo Xin-Yue²⁾
Liu Kai¹⁾²⁾ Li Bin¹⁾ En Yun-Fei²⁾

1) (School of Electronic and Information Engineering, South China University of Technology, Guangzhou 510640, China)

2) (Science and Technology on Reliability Physics and Application of Electronic Component Laboratory, CEPREI, Guangzhou 510610, China)

3) (State Key Laboratory of Luminescent Materials and Devices, South China University of Technology, Guangzhou 510640, China)

(Received 26 January 2016; revised manuscript received 15 March 2016)

Abstract

Density of localized states (DOS) over the band-gap determines the electrical and instability characteristics in the indium zinc oxide thin film transistor (IZO TFT). In order to propose an accurate extraction method for DOS in the bulk region, low frequency noise and multi-frequency capacitance voltage characteristics are measured and analyzed in this paper. Firstly, the relationship between surface potential and gate voltage is extracted based on subthreshold I - V characteristics. The extraction results show that the surface potential increases with the increase of gate voltage in the sub-threshold region. When the Fermi level is close to the bottom of conduction band, the increase of surface potential should be saturated. Secondly, drain current noise power spectral densities in the IZO TFTs under different operation modes are measured. Based on carrier number fluctuation mechanism, the flat-band voltage noise power spectral density is extracted and localized state near IZO/SiO₂ interface is then calculated. By considering the emission and trapping processes of carriers between localized states, the distribution of bulk trap density in the band-gap is extracted based on low frequency noise measurement results. The experimental results show an exponential tail state distribution in the band-gap while N_{TA} is about $3.42 \times 10^{20} \text{ cm}^{-3} \cdot \text{eV}^{-1}$ and T_{TA} is about 135 K. Subsequently, contact resistances are then extracted by combining capacitance-voltage characteristics with I - V characteristics in the linear region. The extrinsic parasitic resistances at gate, source, drain are separated. By considering charges trapped in the localized states and free carriers, the distributions of deep states and tail states in the active layer of IZO TFT are extracted through multi-frequency capacitance-voltage characteristics. The experimental results also show an exponential deep state and tail state distribution in the band-gap while N_{DA} is about $5.4 \times 10^{15} \text{ cm}^{-3} \cdot \text{eV}^{-1}$, T_{DA} is about 711 K, N_{TA} is about $1.99 \times 10^{20} \text{ cm}^{-3} \cdot \text{eV}^{-1}$, and T_{TA} is about 183 K. The above two proposed extraction methods are compared and analyzed. The deviation between two extraction results may relate to the existence of neutral trap in the gate dielectric which is also an important source of low frequency noise in the IZO TFT.

Keywords: thin film transistor, multi-frequency capacitance-voltage, low frequency noise, density of localized state

PACS: 85.30.Tv, 73.40.Qv, 77.55.hf, 73.50.Dn

DOI: 10.7498/aps.65.128501

* Project supported by the National Natural Science Foundation of China (Grant Nos. 61574048, 61574062, 61204112) and the Natural Science Foundation of Guangdong Province, China (Grant Nos. 2014A030313656, 2015A030306002).

† Corresponding author. E-mail: liuyuan@ceprei.com