

具有纵向辅助耗尽衬底层的新型横向双扩散金属氧化物半导体场效应晶体管

赵逸涵 段宝兴 袁嵩 吕建梅 杨银堂

Novel lateral double-diffused MOSFET with vertical assisted deplete-substrate layer

Zhao Yi-Han Duan Bao-Xing Yuan Song Lü Jian-Mei Yang Yin-Tang

引用信息 Citation: *Acta Physica Sinica*, **66**, 077302 (2017) DOI: 10.7498/aps.66.077302

在线阅读 View online: <http://dx.doi.org/10.7498/aps.66.077302>

当期内容 View table of contents: <http://wulixb.iphy.ac.cn/CN/Y2017/V66/I7>

您可能感兴趣的其他文章

Articles you may be interested in

1 k Ω 量子霍尔阵列电阻标准器件研制

A 1 k Ω standard resistor device based on quantum Hall array

物理学报.2016, 65(22): 227301 <http://dx.doi.org/10.7498/aps.65.227301>

利用 p-n⁺ 结反向 I-V 特性计算 p-GaN 载流子浓度的方法

A new method to estimate the p-GaN carrier concentration by analyzing the reversed current-voltage characteristic curve of p-n⁺ junction diode

物理学报.2016, 65(19): 197302 <http://dx.doi.org/10.7498/aps.65.197302>

阶梯 AlGa_N 外延新型 Al_{0.25}Ga_{0.75}N/GaN HEMTs 器件实验研究

Experimental research on the new Al_{0.25}Ga_{0.75}N/GaN HEMTs with a step AlGa_N layer

物理学报.2015, 64(23): 237302 <http://dx.doi.org/10.7498/aps.64.237302>

具有半绝缘多晶硅完全三维超结横向功率器件

Complete three-dimensional reduced surface field super junction lateral double-diffused metal-oxide-semiconductor field-effect transistor with semi-insulating poly silicon

物理学报.2015, 64(18): 187303 <http://dx.doi.org/10.7498/aps.64.187303>

具有 P 型覆盖层新型超级结横向双扩散功率器件

New super junction lateral double-diffused metal-oxide-semiconductor field-effect transistor with the P covered layer

物理学报.2015, 64(16): 167304 <http://dx.doi.org/10.7498/aps.64.167304>

具有纵向辅助耗尽衬底层的新型横向双扩散金属氧化物半导体场效应晶体管*

赵逸涵 段宝兴[†] 袁嵩 吕建梅 杨银堂

(西安电子科技大学微电子学院, 宽禁带半导体材料与器件教育部重点实验室, 西安 710071)

(2016年11月22日收到; 2017年1月10日收到修改稿)

为了优化横向双扩散金属氧化物半导体场效应晶体管 (lateral double-diffused MOSFET, LDMOS) 的击穿特性及器件性能, 在传统 LDMOS 结构的基础上, 提出了一种具有纵向辅助耗尽衬底层 (assisted deplete-substrate layer, ADSL) 的新型 LDMOS. 新加入的 ADSL 层使得漏端下方的纵向耗尽区大幅向衬底扩展, 从而利用电场调制效应在 ADSL 层底部引入新的电场峰, 使纵向电场得到优化, 同时横向表面电场也因为电场调制效应而得到了优化. 通过 ISE 仿真表明, 当传统 LDMOS 与 ADSL LDMOS 的漂移区长度都是 $70\ \mu\text{m}$ 时, 击穿电压由 $462\ \text{V}$ 增大到 $897\ \text{V}$, 提高了 94% 左右, 并且优值也从 $0.55\ \text{MW}/\text{cm}^2$ 提升到 $1.24\ \text{MW}/\text{cm}^2$, 提升了 125% . 因此, 新结构 ADSL LDMOS 的器件性能较传统 LDMOS 有了极大的提升. 进一步对 ADSL 层进行分区掺杂优化, 在新结构的基础上, 击穿电压在双分区时上升到 $938\ \text{V}$, 三分区时为 $947\ \text{V}$.

关键词: 辅助耗尽衬底层, 横向双扩散功率器件, 击穿电压, 优值

PACS: 73.40.Kp, 73.40.Vz, 73.61.Ey

DOI: 10.7498/aps.66.077302

1 引言

横向双扩散金属氧化物半导体场效应管 (lateral double-diffused MOSFET, LDMOS) 由于其具有横向沟道且电极均位于器件表面, 便于与其他低压电路、器件集成, 因此被广泛应用于高压集成电路与智能功率集成电路中, 成为第二次电子革命的核心技术^[1-5]. 第三代半导体材料 SiC 和 GaN 因其材料具有禁带宽度大、高临界击穿电场、高电子迁移率等诸多优点, 逐渐成为研究热点^[6-10]. 然而这类材料和器件由于特殊的工艺以及高昂的成本, 且在器件可靠性方面一直存在诸多问题亟待解决^[11-13], 所以硅基半导体器件仍是当前研究和应用的热点. 在 LDMOS 器件设计过程中, 击穿电压 (breakdown voltage, BV) 一直是一项至关重要的参数. 自从减小表面电场 (reduced surface field,

RESURF) 技术^[14] 提出以来, 通过电场调制效应来改善器件横向表面电场分布, 提高器件击穿特性一直是一个备受关注的研究方向^[15-20].

本文提出了一种新型 LDMOS 结构, 在传统 LDMOS 漏端加入了纵向辅助耗尽衬底层 (assisted deplete-substrate layer, ADSL), 通过扩展纵向耗尽区从而达到电场调制效果, 不仅使得纵向的电场得到优化, 同时也使横向电场得到大幅提升. 利用仿真软件 ISE-TCAD^[21] 进行仿真, 当漂移区长度均为 $70\ \mu\text{m}$ 且都满足 RESURF 条件时, 器件新结构的击穿电压由传统结构的 $462\ \text{V}$ 提升到 $897\ \text{V}$, 提高了 94% . 并且新结构的优值 (figure-of-merit, FOM) ($FOM = BV^2/R_{\text{on,sp}}$) 相比于传统结构的 $0.55\ \text{MW}/\text{cm}^2$ 也提高到 $1.24\ \text{MW}/\text{cm}^2$, 提升了两倍之多. 可以看出, ADSL LDMOS 器件性能相比于传统 LDMOS 有了极大的提升.

* 国家重点基础研究发展计划 (批准号: 2014CB339900, 2015CB351906) 和国家自然科学基金重点项目 (批准号: 61234006, 61334002) 资助的课题.

[†] 通信作者. E-mail: bxduan@163.com

2 器件结构

图1为本文提出的 ADSL LDMOS 结构示意图, 可以看到该结构与传统 LDMOS 的区别在于新结构在漏端下方加入了一个 N 型 ADSL. 由于 N 型 ADSL 的加入, 新结构的击穿电压以及优值相比于传统 LDMOS 均有了极大的提高. ADSL 从以下三个方面影响新结构的击穿特性: 1) 漏端下方的纵向耗尽区会进一步向衬底扩展; 2) 纵向体电场受 ADSL 的影响, 会在埋层底部边界出现一个新的电场峰, 从而使得纵向电场得到优化, 纵向击穿电压提升; 3) 表面电场同样会受 ADSL 的影响, 使得横向的表面电场也得到了优化, 横向击穿电压得以提升.

由图2可以清楚地看到漏端下方纵向耗尽区的扩展, 由传统 LDMOS 的 $64.4\ \mu\text{m}$ 扩展到了

ADSL LDMOS 的 $95.6\ \mu\text{m}$, 增加了 50% 左右. 由于 ADSL 的引入, 在漏端下方的埋层底部边界引入了一个新的电场峰, 纵向耗尽区向衬底扩展, 使纵向电场得到大幅优化.

图3为在漏端下方引入一个新的纵向 ADSL 对于 LDMOS 击穿特性的影响. 从图3(a) 横向电场的对比可以看出, 新结构的横向表面电场受到纵




图1 ADSL LDMOS 剖面示意图

Fig. 1. Cross section of the ADSL LDMOS.




图2 击穿时传统 LDMOS 与 ADSL LDMOS 电势线分布 (右侧为漏端)

Fig. 2. The electric potential lines distribution at the breakdown of the conventional LDMOS and ADSL LDMOS (right side is the drain).




图3 传统 LDMOS 与 ADSL LDMOS 的横向表面电场分布 (a) 和纵向电场分布 (b)

Fig. 3. The lateral surface electric field distribution (a) and vertical electric filed distribution (b) of conventional LDMOS and ADSL LDMOS.

向 ADSL 引入的电场调制效应的影响, 相比于靠近源端区域, 在靠近漏端的区域电场强度得到了大幅提升. 所以, 由于 ADSL 的引入, 使得 ADSL LDMOS 的横向表面电场的到了优化, 这会使得器件横向击穿电压大幅增加.

另一方面, 从图 3 (b) 纵向电场的对比可以看到, 漏端纵向耗尽区进一步向衬底扩展, 在纵向埋层的底部边界引入了一个新的电场峰. 这使得纵向漏端电场峰明显降低, 而新的电场峰的出现使得纵向电场分布更加均匀, 漏端纵向电场得到优化, 器件纵向击穿电压得到提高. 由于上述原因, 器件的击穿电压由传统 LDMOS 的 462 V 提升到 ADSL LDMOS 的 897 V, 提升了 94.2%.

然而 ADSL LDMOS 的漂移区浓度比起传统 LDMOS 的漂移区浓度减小了, 这意味着新结构的比导通电阻 $R_{on,sp}$ 会增大, 所以在评估器件性能时引入了优值 FOM 作为标准. 从图 2 中可以看到, ADSL LDMOS 的优值 FOM 相比于传统 LDMOS 有了大幅的提升, 从 0.550 MW/cm² 增加到 1.240 MW/cm², 提升了 125%. 因此, ADSL LDMOS 相比于传统 LDMOS 在器件性能方面有了极大的提升.

在工艺实现方面, 本文提出的结构较传统的 LDMOS 工艺仅增加了形成 N 型 ADSL 层所需的额外工艺. 首先由 P⁺ 型衬底外延具有一定浓度的 P 型衬底, 接着进行刻槽并外延形成一定浓度的 N 型 ADSL 层, 之后的漂移区及源、漏、沟道等工艺与传统 LDMOS 相同. 对于分区的 ADSL LDMOS 在外延时进行多次 N 型外延, 以形成分区的 ADSL 层即可. 本文的仿真分析完全按照以上的工艺过程定义, 结构、浓度参数均根据优化条件确定.

3 仿真分析

利用 ISE TCAD 对器件性能参数影响进行仿真, ADSL LDMOS 与传统 LDMOS 的漂移区长度相等且均为 $L_D = 70 \mu\text{m}$, 漂移区厚度 $T_D = 2 \mu\text{m}$, 而 ADSL LDMOS 新加入的 ADSL 长度 $T_A = 40 \mu\text{m}$, 宽度为 $X_A = 1 \mu\text{m}$; 两种结构的衬底浓度均为 $1 \times 10^{14} \text{cm}^{-3}$, 传统 LDMOS 在满足 RESURF 条件下优化的漂移区浓度为 $3 \times 10^{15} \text{cm}^{-3}$, 而 ADSL LDMOS 结构同样在满足 RESURF 条件时, 其优化的漂移区浓度为 $1.8 \times 10^{15} \text{cm}^{-3}$, ADSL 的浓度为 $6.5 \times 10^{15} \text{cm}^{-3}$.

当加入 N 型 ADSL 层时, N 型杂质的掺杂总剂量就会增大, 为了满足 RESURF 条件, 漂移区浓度 N_d 就会下降. 图 4 (a) 所示为 $T_A = 40 \mu\text{m}$ 的 ADSL LDMOS 击穿电压随漂移区浓度的变化, 不同 N_d 对应的击穿电压均在 N 型 ADSL 层浓度 N_A 优化条件下得到. 可以看到, 随着漂移区浓度 N_d 的降低, 击穿电压不断上升, 并在 $N_d = 1.8 \times 10^{15} \text{cm}^{-3}$ 时达到最大, 即此时满足最佳 RESURF 条件. 然而随着漂移区浓度 N_d 不断减小, 器件的比导通电阻会不断增加. 图 4 (b) 为对于不同漂移区浓度 N_d 得到其优值 FOM 变化, 同样可以看到在 $N_d = 1.8 \times 10^{15} \text{cm}^{-3}$ 时 FOM 达到最大值.

对于单一漂移区浓度 $N_d = 1.8 \times 10^{15} \text{cm}^{-3}$ 的 ADSL LDMOS, 进一步考虑 ADSL 层浓度的优化过程. 如图 5 (a) 所示, 当 N 型 ADSL 层浓度 N_A 不断增加, 击穿电压也随之增加, 并在 $N_A = 6.5 \times 10^{15} \text{cm}^{-3}$ 时有最大值, 之后击穿电压迅速下




图 4 ADSL LDMOS 击穿电压 BV(a) 和优值 FOM(b) 随漂移区浓度 N_d 变化
 Fig. 4. The BV(a) and FOM(b) as a function of the N_d of the ADSL LDMOS.




图5 ADSL LDMOS 的击穿电压 BV (a) 和纵向电场分布 (b) 随 ADSL 层浓度 N_A 的变化
Fig. 5. The BV (a) and vertical electric field distribution (b) as a function of the N_A of the ADSL LDMOS.




图6 ADSL LDMOS 的击穿电压 BV 和漂移区浓度 N_d (a) 以及优值 FOM (b) 随 ADSL 长度 T_A 的变化
Fig. 6. The BV , N_d (a) and FOM (b) as a function of T_A of the ADSL LDMOS.

降. 其原因可以从图 5 (b) 中的纵向电场分布得到: 当加入了 ADSL 层, 在此纵向埋层的底部引入了新的电场峰, 此电场峰的引入会使纵向电场分布得到优化; 随着 N 型 ADSL 层浓度 N_A 不断增加, 新引入的电场峰逐渐增加, 而靠近漏端的电场峰不断减小, 并在 $N_A = 6.5 \times 10^{15} \text{ cm}^{-3}$ 有电场最优分布, 击穿电压达到最大值; 当 ADSL 层浓度 N_A 继续增加, 可以看到纵向电场在靠近漏端的电场峰急剧减小, 击穿电压也随之降低.

图 6 (a) 所示为 ADSL LDMOS 的 BV 与 N_d 随着长度 T_A 的变化而变化的趋势, 可以看到, BV 随着 T_A 的增加逐渐增大, 但是在 T_A 大于 $40 \mu\text{m}$ 后增加幅度变缓, 而在 T_A 为 $20\text{--}40 \mu\text{m}$ 之间增长迅速; N_d 随 T_A 的增加不断减小, 这意味着比导通电阻不断增加.

图 6 (b) 所示为优值 FOM 随 T_A 的变化, 可以看出 T_A 在 $20\text{--}40 \mu\text{m}$ 之间, 优值 FOM 基本持平, 但击穿电压 BV 依旧上升. 所以, 在 $T_A = 40 \mu\text{m}$ 时 ADSL LDMOS 具有最佳性能. 但当 T_A 的增加到 $40 \mu\text{m}$ 以上时, 优值迅速下降. 引起这种现象的原

因可以通过电场变化来解释, 如图 7 所示.

由图 7 (a) 可见, 随着 T_A 的增加, N 型杂质总的掺杂剂量就会增大, 为了满足 RESURF 条件, 漂移区浓度 N_d 就会降低, 这意味着比导通电阻会不断增加. 另一方面, 随着 T_A 的增加, 表面电场在靠近漏端的电场强度不断提升, 这也意味着击穿电压随之不断升高. 但是, 当 T_A 大于 $40 \mu\text{m}$ 时, 由于过深的埋层对于表面电场的影响也随之减小, 所以表面电场的电场强度提升也逐渐放缓, 这就意味着击穿电压的提升逐渐放缓. 从图 7 (b) 中可以看到, 随着 T_A 的增加, 新引入的电场峰会随着 ADSL 的底部边界位置的加深从而移动. 这会使得电场线包围的面积增加, 又因为击穿电压 BV 满足 $BV = \int E$, 因此击穿电压会得到提升. 然而, 随着 T_A 的增加, 又会导致漏端电场峰与新引入的电场峰之间的电场强度下降, 这会限制电场线下所包围的面积的增加. 所以, 与之前的分析一致, 在 T_A 从 $40 \mu\text{m}$ 增加到 $60 \mu\text{m}$ 时, 击穿电压增长的速度会逐渐放缓. 以上分析就是 FOM 在 $T_A = 40 \mu\text{m}$ 时性能达到最优、而当 T_A 大于 $40 \mu\text{m}$ 时迅速降低的原因.




图7 ADSL LDMOS 随 T_A 变化 (a) 横向表面电场分布; (b) 纵向电场分布

Fig. 7. The lateral surface electric field distribution; (a) and vertical electric field distribution (b) with different T_A of the ADSL LDMOS.




图8 ADSL 分区 (a) 横向表面电场分布; (b) 纵向电场分布

Fig. 8. The lateral surface electric field distribution (a) and vertical electric field distribution (b) of the partitioned ADSL LDMOS.

为了更进一步对 ADSL LDMOS 进行优化, 本文还对 ADSL 层进行了分区, 如图 1 中所示, 且均是等距离分区. 进行分区的 ADSL LDMOS 均是 $T_A = 40 \mu\text{m}$, 漂移区浓度 $N_d = 1.8 \times 10^{15} \text{cm}^{-3}$. 分区时为了仍然满足 RESURF 条件, 不能改变已经优化过的漂移区浓度, 所以只改变 ADSL 的分区浓度, 而漂移区浓度不变. 如图 1 中所示, 三分区时将 ADSL 层进行等距离分区为 I, II, III 三个区域, I 区浓度为 $9 \times 10^{15} \text{cm}^{-3}$, II 区浓度 $7.5 \times 10^{15} \text{cm}^{-3}$, III 区浓度 $3 \times 10^{15} \text{cm}^{-3}$; 同理双分区等距离分为 I, II 两个区域, I 区浓度为 $8.5 \times 10^{15} \text{cm}^{-3}$, II 区浓度 $4.5 \times 10^{15} \text{cm}^{-3}$. 双分区优化之后, 击穿电压由未分区时的 897 V 增加到了 938 V, 三分区优化后的击穿电压达到了 947 V, 击穿电压均有所提高.

从图 8(a) 中可以看到, 随着等距离分区的加入, 横向表面电场在靠近漏端的电场强度较没有分区时更大, 击穿电压增加. 但是, 当等距离三分区

时, 可以看到电场强度基本没有提升. 图 8(b) 中, 在等距离分区的边界处引入了新的电场峰, 双分区时在 ADSL 中间出现的电场峰使得纵向电场分布更加均匀, 击穿电压上升. 然而三分区时, 新引入的两个电场峰较双分区时并没有提升太多, 且在漏端以及 ADSL 底部的电场峰也在下降, 所以击穿电压提升不大. 可见分区对器件击穿电压有一定提升, 但是当分区数大于等于 2 时, 击穿电压趋于饱和.

4 结 论

本文提出了一种新型的 ADSL LDMOS, 与传统 LDMOS 不同, 新结构在漏端加入了 ADSL, 这使得 ADSL LDMOS 的纵向耗尽区扩展, 并且使得纵向以及横向电场得到优化. 结果表明, 在二者漂移区长度均为 $70 \mu\text{m}$ 时, 击穿电压由传统 LD-

MOS的462 V提升到了ADSL LDMOS的897 V, 并且优值 FOM 也由也从 0.55 MW/cm^2 提升到了 1.24 MW/cm^2 . 本文还对ADSL进行了掺杂分区, 双分区优化后的击穿电压达到了938 V, 三分区时为947 V.

参考文献

- [1] Yi B, Chen X B 2017 *IEEE Trans. Power Electron.* **32** 551
- [2] Wei J, Luo X R, Shi X L, Tian R C, Zhang B, Li Z J 2014 *Proceedings of the 26th International Symposium on Power Semiconductor Devices & IC's Waikoloa, Hawaii, June 15–19, 2014* p127
- [3] He Y D, Zhang G G, Zhang X 2014 *Proceedings of the 26th International Symposium on Power Semiconductor Devices & IC's Waikoloa, Hawaii, June 15–19, 2014* p171
- [4] Duan B X, Zhang B, Li Z J 2007 *Chin. Phys. Lett.* **24** 1342
- [5] Duan B X, Cao Z, Yuan S, Yuan X N, Yang Y T 2014 *Acta Phys. Sin.* **63** 247301 (in Chinese) [段宝兴, 曹震, 袁嵩, 袁小宁, 杨银堂 2014 物理学报 **63** 247301]
- [6] Kamath A, Patil T, Adari R, Bhattacharya I, Ganguly S, Aldhaferi R W, Hussain M A, Saha D 2012 *IEEE Electron. Device Lett.* **33** 1690
- [7] Huang T D, Zhu X L, Wong K M, Lau K M 2012 *IEEE Electron. Device Lett.* **33** 212
- [8] Zhou C H, Jiang Q M, Huang S, Chen K J 2012 *IEEE Electron. Device Lett.* **33** 1132
- [9] Lee J H, Yoo J K, Kang H S, Lee J H 2012 *IEEE Electron. Device Lett.* **33** 1171
- [10] Lee H S, Piedra D, Sun M, Gao X, Guo S, Palacios T 2012 *IEEE Electron. Device Lett.* **33** 982
- [11] Hao Y, Zhang J F, Zhang J C 2013 *Nitride Wide Band Gap Semiconductor Material and Electronic Device* (1st Ed.) (Beijing: Science Press) pp1–5 (in Chinese) [郝跃, 张金凤, 张进成 2013 氮化物宽禁带半导体材料与电子器件 (第一版) (北京: 科学出版社) 第1—5页]
- [12] Jha S, Jelenkovic E V, Pejovic M M, Ristic G S, Pejovic M, Tong K Y, Surya C, Bello I, Zhang W J 2009 *Microelectron. Eng.* **86** 37
- [13] Arulkumaran S, Liu Z H, Ng G I, Cheong W C, Zeng R, Bu J, Wang H, Radhakrishnan K, Tan C L 2007 *Thin Solid Films* **515** 4517
- [14] Appels J A, Vaes H M J 1979 *International Electron Devices Meeting Washington, D. C., December 3–5, 1979* p238
- [15] Wei J, Luo X R, Ma D, Wu J F, Li Z J, Zhang B 2016 *Proceedings of the 28th International Symposium on Power Semiconductor Devices & IC's Prague, Czech Republic, June 12–16, 2016* p171
- [16] Qiao M, Wang Y R, Zhou X, Jin F, Wang H H, Wang Z, Li Z J, Zhang B 2015 *IEEE Electron. Device Lett.* **62** 2933
- [17] Duan B X, Cao Z, Yuan X N, Yuan S, Yang Y T 2015 *IEEE Electron. Device Lett.* **36** 47
- [18] Duan B X, Cao Z, Yuan S, Yang Y T 2015 *IEEE Electron. Device Lett.* **36** 1348
- [19] Zhang W T, Qiao M, Wu L J, Ye K, Wang Z, Wang Z G, Luo X R, Zhang S, Su W, Zhang B, Li Z J 2013 *Proceedings of the 25th International Symposium on Power Semiconductor Devices & IC's Kanazawa, Japan, May 26–30, 2013* p329
- [20] Luo X R, Li Z J, Zhang B, Fu D P, Zhan Z, Chen K F, Hu S D, Zhang Z Y, Feng Z C, Yan B 2008 *IEEE Electron. Device Lett.* **29** 1395
- [21] ISE TCAD Manuals, release 10, Synopsys

Novel lateral double-diffused MOSFET with vertical assisted deplete-substrate layer*

Zhao Yi-Han Duan Bao-Xing[†] Yuan Song Lü Jian-Mei Yang Yin-Tang

(Key Laboratory of the Ministry of Education for Wide Band-Gap Semiconductor Materials and Devices, School of Microelectronics, Xidian University, Xi'an 710071, China)

(Received 22 November 2016; revised manuscript received 10 January 2017)

Abstract

Lateral double-diffused MOSFETs (LDMOS) are widely used in high voltage integrate circuits and smart power integrate circuits because of their lateral channels and their electrodes located on the surface of the device, thereby facilitating integration with other low-voltage circuits and devices, and they have become the core technology of the second electronic revolution.

In order to optimize the breakdown characteristics and the performance of the LDMOS, in this paper, a novel LDMOS is proposed with the vertical assisted deplete-substrate layer (ADSL) on the basis of traditional LDMOS structure. The new ADSL layer makes the vertical depletion region below the drain expand to substrate excessively, thus introduces a new electric field peak at the bottom of the ADSL layer by using the electric field modulation effect, so that the vertical electric field is optimized. The ISE simulation results show that when the lengths of the drift region of ADSL LDMOS and traditional LDMOS are both 70 μm , the breakdown voltage is increased from 462 V to 897 V, improved by about 94%. Also, the figure-of-merit (FOM) is upgraded from 0.55 MW/cm² to 1.24 MW/cm², increased by 125%. Therefore, the new structure ADSL LDMOS has a great improvement in device performance compared with that of the traditional LDMOS.

Moreover, authors have studied the ADSL LDMOS from three parts, all of these confirm that the new structure has a great potential application in power device. Firstly, through the lateral surface electric field distributions and vertical electric filed distributions of conventional LDMOS and ADSL LDMOS, a new electric field peak at the bottom of the ADSL is introduced in the vertical direction. Secondly, the mechanism for the new structure can present a deeper understanding through the ADSL LDMOS concentration and structural parameter optimization process. The FOM is optimized when the drift region concentration and ADSL concentration are $1.8 \times 10^{15} \text{ cm}^{-3}$ and $6.5 \times 10^{15} \text{ cm}^{-3}$, respectively, and it can reach a best value when the ADSL length is 40 μm . Thirdly, the ADSL layer is further partitioned and optimized. On the basis of the new structure, the breakdown voltage is increased to 938 V when the new structure is based on the dual partition, and in the triple partition the breakdown voltage reaches 947 V. In this paper, through simulations, the detailed analyses of the proposed new structure of the mechanism and its performance are conducted, and the breaking of the breakdown characteristics of silicon-based devices is of special significance for developing the lateral power devices.

Keywords: assisted deplete-substrate layer, lateral double-diffused MOSFET, breakdown voltage, figure-of-merit

PACS: 73.40.Kp, 73.40.Vz, 73.61.Ey

DOI: 10.7498/aps.66.077302

* Project supported by the National Basic Research Program of China (Grant Nos. 2014CB339900, 2015CB351906) and the Key Program of the National Natural Science Foundation of China (Grant Nos. 61234006, 61334002).

[†] Corresponding author. E-mail: bxduan@163.com