搜索

x

留言板

尊敬的读者、作者、审稿人, 关于本刊的投稿、审稿、编辑和出版的任何问题, 您可以本页添加留言。我们将尽快给您答复。谢谢您的支持!

姓名
邮箱
手机号码
标题
留言内容
验证码

电压应力下超薄栅氧化层n-MOSFET的击穿特性

马晓华 郝 跃 陈海峰 曹艳荣 周鹏举

引用本文:
Citation:

电压应力下超薄栅氧化层n-MOSFET的击穿特性

马晓华, 郝 跃, 陈海峰, 曹艳荣, 周鹏举

The breakdown characteristics of ultra-thin gate oxide n-MOSFET under voltage stress

Ma Xiao-Hua, Hao Yue, Chen Hai-Feng, Cao Yan-Rong, Zhou Peng-Ju
PDF
导出引用
  • 研究了90nm工艺下栅氧化层厚度为1.4nm的n-MOSFET的击穿特性,包括V-ramp(斜坡电压)应力下器件栅电流模型和CVS(恒定电压应力)下的TDDB(经时击穿)特性,分析了电压应力下器件的失效和退化机理.发现器件的栅电流不是由单一的隧穿引起,同时还有电子的翻越和渗透.在电压应力下,SiO2中形成的缺陷不仅降低了SiO2的势垒高度,而且等效减小了SiO2的厚度(势垒宽度).另外,每一个缺陷都会形成一个导电通道,这些导电通道的形成增大了栅电流,导致器件性能的退化,同时栅击穿时间变长.
    The characteristics of the TDDB (Time-dependent dielectric breakdown) under the CVS (constant voltage stress) and the gate current model of devices under V-ramp stress were studied in the 1.4nm-thick n-MOSFET. The degradation and failure mechanisms were analyzed. The gate current is produced by the tunneling, the electron surmounting and percolation. During the stress process, the created traps in the oxide not only debase the height of the SiO2 barrier, but also diminish the breadth of the barrier. Every trap engenders a conduction path. These paths enhance the gate current, degrade the device performance and prolong the broken-time of the gate oxide.
    • 基金项目: 国家863超大规模集成电路重大专项基金(批准号:2003AA1Z1630)和国家自然科学基金(60376024)资助的课题.
计量
  • 文章访问数:  8222
  • PDF下载量:  2411
  • 被引次数: 0
出版历程
  • 收稿日期:  2006-04-04
  • 修回日期:  2006-04-19
  • 刊出日期:  2006-11-20

/

返回文章
返回