

应变 Si 全耗尽 SOI MOSFET 二维亚阈电流模型*

秦珊珊[†] 张鹤鸣 胡辉勇 屈江涛 王冠宇 肖庆 舒钰

(西安电子科技大学微电子学院, 宽禁带半导体材料与器件教育部重点实验室, 西安 710071)

(2010年7月20日收到; 2010年8月17日收到修改稿)

本文通过求解二维泊松方程, 为应变 Si 全耗尽 SOI MOSFET 建立了全耗尽条件下表面势模型, 利用传统的漂移-扩散理论. 在表面势模型的基础上, 得到了应变 Si 全耗尽 SOI MOSFET 的亚阈电流模型, 并通过与二维器件数值模拟工具 ISE 的结果做比较, 证明了所建立的模型的正确性. 根据所建立的模型, 分析了亚阈电流跟应变 Si 应变度的大小, 应变 Si 膜的厚度和掺杂浓度的关系, 为应变 Si 全耗尽 SOI MOSFET 物理参数设计提供了重要参考.

关键词: 应变硅, FD-SOI MOSFET, 表面势, 亚阈电流

PACS: 85.30.De, 85.30.Tv

1. 引言

硅器件在半导体产业中占有举足轻重的地位, 特征尺寸的不断缩小一直是 Si CMOS 器件性能提高的主要途径. 但随着器件特征尺寸减小, 集成度提高, 器件的物理性能和工艺技术已经接近了极限, 如何在现有尺寸条件下提高器件的性能显得尤为重要. 应变 Si 技术因其能提高载流子迁移率, 且在工艺上与常规的硅工艺有良好的兼容性而被广泛的研究^[1-8].

而本文所研究的全耗尽 (fully depleted, FD) 绝缘体上应变硅 (strained-silicon-on-insulator, SSOI) MOSFET 结合了应变 Si 的载流子迁移率高和 SOI 技术的寄生电容小集成度高等优势, 由此成为了国内外相关研究的热点^[5-8]. 随着器件尺寸进入深亚微米, 功耗已经成为限制尺寸缩小的瓶颈, 而亚阈特性则是影响功耗的重要因素之一. 因为器件尺寸减小, 截止态亚阈电流增加和阈值电压下降, 如果不加以考虑, 将会引起电流功耗增加和功能出错. 而国内外还未见关于应变 Si 全耗尽 SOI MOSFET 亚阈电流模型研究的报道. 本文通过求解二维泊松方程, 为 FD-SSOI MOSFET 建立了全耗尽条件下表

面势模型, 利用传统的漂移-扩散理论, 在表面势模型的基础上得到了该器件的亚阈电流模型, 并通过与二维器件数值模拟工具 ISE 的结果做比较, 证明了所建立的模型的正确性. 文章还根据所建立的模型, 分析了亚阈电流跟应变 Si 应变度的大小, 应变 Si 膜的厚度和掺杂浓度的关系.




图1 应变 Si 全耗尽 SOI MOSFET 的结构示意图

2. 器件结构

图1给出了FD-SSOI MOSFET的结构示意图, 该器件可以通过层转移 (layer transfer) 技术制

* 国家部委预研基金 (批准号: 51308040203, 9140A08060407DZ0103, 6139801) 资助的课题.

[†] E-mail: qinshan_003@163.com

备^[7,8]. 在弛豫 SiGe 层上生长应变 Si 层, 再在应变 Si 层上生长氧化层, 将一定剂量的 H⁺ 离子透过氧化层注入到 SiGe 层中. 在室温下将其与另一硅片键合在一起, 然后进行热处理, 将埋氧层、应变 Si 层、弛豫 SiGe 层转移到了新的衬底硅片上. 最后刻蚀掉弛豫 SiGe 层和相应厚度的应变 Si 层, 留下合适厚度的应变 Si 层, 即可得到所需要的合适的 SSOI 材料, 进而制作出 FD-SSOI MOSFET 器件.

3. 亚阈电流模型

3.1. 二维表面势

强反型层出现之前, 图 1 所示的 FD-SSOI MOSFET 应变 Si 层的二维泊松方程可以写为

$$\frac{\partial^2 \phi(x, y)}{\partial x^2} + \frac{\partial^2 \phi(x, y)}{\partial y^2} = \frac{qN_A}{\epsilon_{Si}}, \quad (0 \leq x \leq L, 0 \leq y \leq t_{Si}), \quad (1)$$

其中, ϵ_{Si} 是 Si 的介电常数, t_{Si} 是应变 Si 层厚度.

漏电压较小时, 沿着 y 方向 (纵向) 的电势分布可以用简单的抛物线描述, 即

$$\phi(x, y) = \phi_s(x) + c_1(x)y + c_2(x)y^2, \quad (0 \leq x \leq L, 0 \leq y \leq t_{Si}), \quad (2)$$

其中 $\phi_s(x)$ 是沟道前表面势, $c_1(x)$ 和 $c_2(x)$ 仅是关于 x 的函数.

求解方程(2)的边界条件如下:

1) 前栅/应变 Si 界面的电通量连续

$$\left[\frac{d\phi(x, y)}{dy} \right]_{y=0} = \frac{\epsilon_{ox}(\phi_s(x) - V'_{GS})}{\epsilon_{Si} t_f}, \quad (3)$$

其中 ϵ_{ox} 为栅氧的介电常数, t_f 为前栅氧层厚度, $V'_{GS} = V_{GS} - (V_{FB,f})_{sSi}$, V_{GS} 为栅源之间的压降. $(V_{FB,f})_{sSi}$ 为前沟道平带电压^[9], 对于 FD-SSOI MOSFET, 平带电压由于应变, 有

$$(V_{FB,f})_{sSi} = (V_{FB,f})_{Si} + \Delta V_{FB,f}, \quad (4)$$

其中

$$\begin{aligned} (V_{FB,f})_{Si} &= \phi_M - \phi_{Si}, \\ \phi_{Si} &= \frac{\chi_{Si}}{q} + \frac{E_{g,Si}}{2q} + \phi_{F,Si}, \\ \phi_{F,Si} &= V_T \ln \left(\frac{N_A}{n_{i,Si}} \right), \\ \Delta V_{FB,f} &= \frac{-\Delta E_C}{q} + \frac{\Delta E_g}{q} - V_T \ln \left(\frac{N_{V,Si}}{N_{V,sSi}} \right), \\ \Delta E_C &= 0.57x, \Delta E_g = 0.4x, \end{aligned}$$

$$V_T \ln \left(\frac{N_{V,Si}}{N_{V,sSi}} \right) = V_T \ln \left(\frac{m_{h,Si}^*}{m_{h,sSi}^*} \right)^{3/2} \approx 0.075x,$$

ϕ_m 为栅电极功函数, ϕ_{Si} , $\phi_{F,Si}$, χ_{Si} , $E_{g,Si}$ 分别为普通硅的功函数, 费米能级, 电子亲和能和禁带宽度, ϕ_m 为金属功函数. ΔE_C 为应变 Si 导带底偏移量, ΔE_g 为应变 Si 禁带宽度减小量, x 表示生长应变 Si 层的弛豫 SiGe 的 Ge 组分. $V_T = q/kT$, $N_{V,Si}$, $N_{V,sSi}$ 分别为普通硅和应变 Si 价带有效状态密度, $m_{h,Si}^*$ 和 $m_{h,sSi}^*$ 分别为普通硅和应变 Si 空穴状态密度有效质量.

2) 背栅/应变 Si 界面的电通量连续

$$\left[\frac{d\phi(x, y)}{dy} \right]_{y=t_{Si}} = \frac{\epsilon_{ox}(V'_{sub} - \phi(x, t_{Si}))}{\epsilon_{Si} t_b}, \quad (5)$$

其中

$$\begin{aligned} V'_{sub} &= V_{sub} - (V_{FB,b})_{sSi}, \\ (V_{FB,b})_{sSi} &= (V_{FB,b})_{Si} + \Delta V_{FB,b}, \\ (V_{FB,b})_{Si} &= \phi_{sub} - \phi_{Si}, \Delta V_{FB,b} = \Delta V_{FB,f}. \end{aligned}$$

3) 源漏端的电势分别为

$$\phi(0, 0) = \phi_s(0) = V_{bi,sSi}, \quad (6)$$

$$\phi(L, 0) = \phi_s(L) = V_{bi,sSi} + V_{DS}, \quad (7)$$

其中

$$\begin{aligned} V_{bi,sSi} &= V_{bi,Si} + (\Delta V_{bi})_{sSi}, \\ V_{bi,Si} &= \frac{E_{g,Si}}{2q} + \phi_{F,Si}, \\ (\Delta V_{bi})_{sSi} &= \frac{-\Delta E_g}{q} + V_T \ln \left(\frac{N_{V,Si}}{N_{V,sSi}} \right). \end{aligned}$$

用以上的边界条件, 可以求出(2)式的系数 $c_1(x)$ 和 $c_2(x)$, 将(2)式代入(1)式并令 $y=0$ 可得

$$\frac{\partial^2 \phi_s(x)}{\partial x^2} - \alpha^2 \phi_s(x) = \beta, \quad (8)$$

这里

$$\begin{aligned} \alpha^2 &= \frac{2(C_b C_{sSi} + C_f C_{sSi} + C_b C_f)}{t_{sSi}^2 C_{sSi} (2C_{sSi} + C_b)}, \\ \beta &= \frac{qN_A}{\epsilon_{Si}} - 2V'_{GS} \frac{C_f (C_{sSi} + C_b)}{t_{sSi}^2 C_{sSi} (2C_{sSi} + C_b)} \\ &\quad - 2V'_{sub} \frac{C_b}{t_{sSi}^2 (2C_{sSi} + C_b)}, \end{aligned}$$

其中 $C_{sSi} = \epsilon_{Si}/t_{Si}$, $C_f = \epsilon_{ox}/t_f$, $C_b = \epsilon_{ox}/t_b$.

方程(8)为简单的二阶常微分方程, 其解的形式为

$$\phi_s(x) = A \exp(\alpha x) + B \exp(-\alpha x) - \sigma, \quad (9)$$

$\sigma = \beta/\alpha^2$ 由边界条件(3)–(7)式可以求解出(9)式中的常数为

$$A = \left[\frac{(V_{bi,sSi} + V_{DS} + \sigma) - (V_{bi,sSi} + \sigma) \exp(-\alpha L)}{1 - \exp(-2\alpha L)} \right] \exp(-\alpha L),$$

$$B = \left[\frac{(V_{bi,sSi} + \sigma) - (V_{bi,sSi} + \sigma + V_{DS}) \exp(-\alpha L)}{1 - \exp(-2\alpha L)} \right]. \quad (10)$$

3.2. 二维亚阈值电流模型

为了推导出亚阈电流模型,我们做如下假设:

- 1) 符合波尔兹曼近似;
- 2) 没有电流通过栅介质,在沟道区域也没有复合;
- 3) 沟道区中均匀掺杂;
- 4) 不存在界面态;
- 5) 不考虑量子效应.

亚阈值区的电流可以表示为

$$I_{sub} = J_n W S_{eff}, \quad (11)$$

其中 J_n 为电流密度, W 是器件的沟道宽度; S_{eff} 为垂直于应变 Si/SiO₂ 界面的有效沟道厚度,其值等于垂直沟道方向上电势改变一个热电势 V_T 时的距离^[10]. 根据高斯定理,弱反型时表面电场的垂直分量. 因此有效沟道厚度 S_{eff} 为

$$S_{eff} = V_T \sqrt{\epsilon_{Si}/2qN_A V'_{GS}}. \quad (12)$$

根据漂移-扩散理论, NMOSFET 结构中的电流密度可以表示为

$$J_n = q \left[-n(x)\mu_n \frac{d\phi_s(x)}{dx} + D_n \frac{dn(x)}{dx} \right], \quad (13)$$

其中 $n(x)$ 是沿沟道方向的电子密度; D_n 是电子的扩散系数,和热电势 V_T 、电子迁移率 μ_n 可以表示为爱因斯坦关系 $D_n = V_T \mu_n$. 所以 FD-SSOI NMOSFET 的亚阈电流可表示为

$$I_{sub} = WqV_T \sqrt{\frac{\epsilon_{Si}}{2qN_A V'_{GS}}} \times \left[-n(x)\mu_n \frac{d\phi_s(x)}{dx} + D_n \frac{dn(x)}{dx} \right]. \quad (14)$$

为了求解(14)式可在其两边同乘上 $\exp(-\phi_s(x)/V_T)$, 则等式右边可以转换乘确定的微分式, 利用(6),(7)式,可以得到

$$I_{sub} = WD_n V_T \sqrt{\frac{q\epsilon_{Si}N_A}{2V'_{GS}}} \exp\left(-\frac{V_{bi}}{V_T}\right) \times \frac{[1 - \exp(-V_{DS}/V_T)]}{\int_0^L \exp(-\phi_s(x)/V_T) dx}. \quad (15)$$

由此可以得到沟道中的亚阈电流,然而,由(9)

式可知,求解方程(15)中的积分项的计算相当复杂. 为了得到方程(15)的解析解,我们将沟道电势近似表示成分段线性函数. (9)式中的表面势可以统一表示为

$$\phi_s(x) = \frac{\phi_{s,m} - \phi_{s,m-1}}{x_m - x_{m-1}} x + \frac{\phi_{s,m-1}x_m - \phi_{s,m}x_{m-1}}{x_m - x_{m-1}}. \quad (16)$$

因此(15)式中的积分可以写成

$$\int_0^L \exp\left(-\frac{\phi_s(x)}{V_T}\right) dx = \sum_{m=1}^n \frac{V_T \Delta x}{\phi_{s,m} - \phi_{s,m-1}} \exp\left(-\frac{\phi_{s,m-1}}{V_T}\right) \times \left[1 - \exp\left(-\frac{\phi_{s,m} - \phi_{s,m-1}}{V_T}\right) \right], \quad (17)$$

其中 $\phi_{s,m}$ 是 $x = m\Delta x$ 处的表面势, $\Delta x = x_m - x_{m-1} = L/n$.

将这种解析方法应用到(15)式,就可以得到该结构的亚阈电流.

4. 结果和分析

下面通过与二维数值模拟工具 ISE 仿真结果比较,证明前文所建立的亚阈电流模型的正确性. 主要器件参数如图中标示,衬底电压取为零, T 为 300 K,栅金属的功函数取 4.35 eV (N^+ 多晶硅),源漏区的掺杂浓度为 $N_D = 1 \times 10^{20} \text{ cm}^{-2}$. 为了方便比较,应变 Si 沟道区的电子迁移率取自文献[13],与二维数值模拟工具 ISE 中应变 Si 材料模型所参考的文献一致. 图中 x 为生长应变 Si 材料的弛豫 SiGe 层的 Ge 组分,表示应变度的大小. x 等于零时,表示薄膜为普通硅材料.

图 2(a) 给出了栅长为 0.18 μm , 栅电压为 -0.2 V, 不同应变度 (x 值) 下,亚阈电流与漏电压的关系,图 2(b) 为栅长为 0.18 μm , 漏电压为 0.1 V, 不同应变度下,亚阈电流与栅电压的关系,图中直线表示根据本文所建立的模型(15)得到的结果,符号表示二维器件数值模拟工具 ISE 得到的结

果.从图中可以看出,在亚阈值区,两种方法的结果吻合得很好,但出了这个范围进入到强反型时,两者的差距迅速增大,这是由于在推导亚阈值电流模型时,表面势为弱反型状态下的电势,强反型时,表面势公式不再适用,所以两者会有较大的差距.从图2

(a)和(b)可以看出亚阈值电流随着应变度(x)增加而增加,这是由于应变 Si 应变加强,禁带宽度进一步减小, ΔE_c 增大,本征载流子浓度提高,沟道电子密度也提高,所以亚阈值电流增加.

图3给出了不同掺杂浓度下的亚阈值电流.随着





图2 Strained-Si 膜厚度为 20 nm, 沟道长度为 0.18 μm 的 FD-SSOI MOSFET 亚阈值电流 (a) 与漏电压的关系; (b) 与栅电压的关系





图3 FD-SSOI MOSFET 亚阈值电与掺杂浓度的关系

图4 FD-SSOI MOSFET 亚阈值电流与 Strained-Si 膜厚度的关系

掺杂浓度的增加,亚阈值电流减小.这是因为随着应变 Si 层的掺杂浓度提高,电离受主的影响使得沟道内反型载流子面密度减小,因此,亚阈值电流减小.图4为亚阈值电流与应变 Si 膜厚度的关系,由图可见,当应变 Si 膜厚度增大时,亚阈值电流减小.这是由于同样的掺杂浓度下,比较厚的应变 Si 膜的耗尽层电荷量比较大,那么在同样的栅压下,反型载流子浓度比较低,所以亚阈值电流比较小.但是应变 Si 膜的厚度必须要小于相应的临界厚度,否则将会产生由于失配引起的缺陷,对器件的性能造成很大的影响.图3和图4与图2一样,在亚阈值区,本文所建的模型与 ISE 得到的结果符合得很好;但超出了亚阈值

区,模型不再适用,两者差距较大.

5. 结 论

通过求解二维泊松方程,为 FD-SSOI MOSFET 建立了弱反型条件下表面势模型,基于表面势模型,利用漂移-扩散理论,推导出了该器件的亚阈值电流模型,该模型与二维器件数值模拟工具 ISE 所得的结果符合得很好.该模型表明,应变度越大,亚阈值电流越大;应变 Si 膜厚度越大,亚阈值电流越小;掺杂浓度越高,亚阈值电流越小.该模型可以为 FD-SSOI MOSFET 器件的物理参数设计提供重要参考.

- [1] Hoyt J L, Nayfeh H M, Eguchi S, Aberg I, Xia G, Drake T, Fitzgerald E A 2002 *IEDM Tech. Dig.* **20** 23
- [2] Hu H Y, Zhang H M, Dai X Y, Lü Y 2004 *Chin. Phys.* **12** 295
- [3] Jiang T, Zhang H M, Wang W, Hu H Y, Dai X Y 2006 *Chin. Phys.* **15** 1339
- [4] Zhang H M, Cui X Y, Hu H Y, Dai X Y, Xuan R X 2007 *Acta Phys. Sin.* **56** 3504 (in Chinese) [张鹤鸣、崔晓英、胡辉勇、戴显英、宣荣喜 2007 物理学报 **56** 3504]
- [5] Haizhou Y, Hobart K D, Peterson R L, Kub F J, Sturm J C 2005 *IEEE Trans. on Electron Devices* **52** 2207
- [6] Lauer I, Langdo T A, Cheng Z Y, Fiorenza J G, Braithwaite G, Currie M T, Leitz C W, Lochtefeld A, Badawi H, Bulsara M T, Somerville M, Antoniadis D A 2004 *IEEE EDL* **25** 83
- [7] Chen C L, Langdo T A, Chen C K, Fiorenza J G, Wyatt P W, Currie M T, Leitz C W, Braithwaite G, Fritze M, Lambert R, Yost D R, Cheng Z, Lochtefeld A, Keast C K 2003 *IEDM Tech. Dig.* 311
- [8] Haizhou Y, Hobart K D, Peterson R L, Kub F J, Shieh S R, Duffy T S, Sturm J C 2003 *IEDM Tech. Dig.* 321
- [9] Zhang Z F, Zhang H M, Hu H Y, Xuan R X, Song J J 2009 *Acta Phys. Sin.* **58** 4948 (in Chinese) [张志峰、张鹤鸣、胡辉勇、宣荣喜、宋建军 2009 物理学报 **58** 4948]
- [10] S. M. SZ, Kwok K. NG 2008 *Physics of Semiconductor Devices* (Third Edition) (Xi'an: Xi'an Jiong University Press) p240 (in Chinese) [施敏、伍国珏著、耿莉、张瑞智译 2008 半导体器件物理(第三版)(西安:西安交通大学出版社)第240页]
- [11] Lim J S, Thompson S E, Fossum J G 2004 *IEEE EDL* **25** 731
- [12] Zhang W, Fossum J G 2005 *IEEE ED* **52** 263
- [13] Currie M T, Leitz C W, Langdo T A, Taraschi G, Fitzgerald E A, Antoniadis D A 2001 *J. Vac. Sci. Techno B* **19** 2268

A two-dimensional subthreshold current model for fully depleted strained-SOI MOSFET*

Qin Shan-Shan[†] Zhang He-Ming Hu Hui-Yong Qu Jiang-Tao Wang Guan-Yu Xiao Qing Shu Yu

(Key Laboratory of Ministry of Education for Wide Band-Gap Semiconductor Materials and Devices,
School of Microelectronics, Xidian University, Xi'an 710071, China)

(Received 20 July 2010; revised manuscript received 17 August 2010)

Abstract

An analytical model for the subthreshold current of fully depleted strained -SOI MOSFET was developed by solving the two-dimensional (2D) Poisson equation and the conventional drift-diffusion theory. Model verification was carried out using the 2D device simulator ISE. Good agreement was obtained between the model's calculations and the simulated results. By analyzing the model, the dependence of current on the strained Si layer strain, thickness and doping was studied. This subthreshold current model provides valuable reference to the FD-SSOI MOSFET design.

Keywords: strained-Si, FD-SOI MOSFET, surface voltage, subthreshold current

PACS: 85.30. De, 85.30. Tv

* Project supported by the National Ministries Commissions (Grant Nos. 51308040203, 9140A08060407DZ0103, 6139801).

[†] E-mail: qinshan_003@163.com