应变 SiGe SOI 量子阱沟道 PMOSFET 阈值电压模型研究*

张鹤鸣¹) 崔晓英¹²) 胡辉勇¹) 戴显英¹) 宣荣喜¹)

1) 西安电子科技大学微电子学院,宽禁带半导体材料与器件教育部重点实验室,西安 710071)
 2) 中国电子科技集团第五研究所分析中心,广州 510610)
 (2006 年 10 月 31 日收到 2006 年 11 月 30 日收到修改稿)

在绝缘层附着硅(SOI)结构的 Si 膜上生长 SiGe 合金制作具有 SiGe 量子阱沟道的 SOI p 型金属氧化物半导体场效应晶体管(PMOSFET),该器件不仅具有 SOI 结构的优点,而且因量子阱中载流子迁移率高,所以进一步提高了器件的性能.在分析常规的 Si SOI MOSFET 基础上,建立了应变 SiGe SOI 量子阱沟道 PMOSFET 的阈值电压模型和电流 -电压(*LV*)持性模型,利用 Matlab 对该结构器件的 *LV* 特性、跨导及漏导特性进行了模拟分析,且与常规结构的器件作了对比.模拟结果表明,应变 SiGe SOI 量子阱沟道 PMOSFET 的性能均比常规结构的器件有大幅度提高.

关键词:应变SiGe,SOIMOSFET,阈值电压,模型 PACC:7320D,7360T

1.引 言

对于 SiGe/Si 异质结构材料来讲,应变引起的能带结构变化使空穴迁移率得到显著地改善,而且在 工艺上与常规 Si 工艺相兼容,因而越来越受到人们 的重视,并使得 SiGe 金属氧化物半导体场效应晶体 管(MOSFET)的研究成为了当今的研究热点.

绝缘层附着硅(SOI)技术是从20世纪70年代 开始起步的现在正趋于成熟,它不仅克服了在体Si 上制造器件带来的局限性,而且还具有结构简单、无 闩锁效应、短沟道效应影响小等优点,在高频、高速、 低功耗、抗辐射等方面具有极大的优势^[1-4].

鉴于二者各自的特点,将两种结构相结合,把 SiGe 合金作为 SOI MOSFET 的沟道区,形成应变 SiGe 沟道 SOI MOSFET 器件结构能充分发挥它们的 优势.近两年有关应变 SiGe SOI MOSFET 的研究多 集中在基于具体器件结构的基础上分析其电学特性 的改善和整体性能的优化,或者是工艺技术的改进 和提高,而对其数学模型的研究则比较少^[5,6].本文 在分析研究常规的 SOI MOSFET 器件特性的基础 上,建立了全耗尽型应变 SiGe 量子阱沟道 SOI p型 金属氧化物半导体场效应晶体管(PMOSFET)的阈值 电压模型,以及电流-电压(*I-V*)跨导和漏导等电学 特性参数模型,并进行了模拟分析。

2. 阈值电压模型

常规的 SOI MOSFET 和应变 SiGe SOI 量子阱沟 道 MOSFET 都是在 SOI 衬底上制作 MOS 器件,他们 的区别是常规的 SOI MOSFET 是利用氧化层上的薄 层 Si 作为载流子的沟道区,而应变 SiGe SOI MOSFET 则是在氧化层上形成 Si/SiGe/Si 量子阱结 构 利用 SiGe 作为量子阱沟道区,提高载流子的迁 移率,从而改善器件性能.本文在研究分析常规 SOI MOSFET 的基础上,建立了全耗尽增强型应变 SiGe SOI 量子阱沟道 PMOSFET 的阈值电压(V_b)模型.

常规的全耗尽增强型 SOI MOSFET 的阈值电压 可以采用耗尽层近似通过求解泊松方程得到.将 $\frac{\partial^2 \phi}{\partial x^2} = \frac{qN_a}{\epsilon_{Si}}$ 积分两次可得到 Si 层表面下 *x* 处的 电位:

$$\oint (x) = \frac{qN_{a}}{\epsilon_{Si}} x^{2} + \left(\frac{\phi_{s2} - \phi_{s1}}{t_{s1}} - \frac{qN_{a}t_{Si}}{2\epsilon_{Si}}\right) x , (1)$$

^{*}国家部委预研项目(批准号 51308040203 51408061105DZ0171)资助的课题.

其中 , ϕ_{s1} 是 Si 和栅氧界面处的表面电位 , ϕ_{s2} 是 Si 和 埋层 SiO₂ 界面处的表面电位 , N_a 是 Si 膜中的掺杂 浓度 , e_{s1} 是 Si 的介电常数 , t_{s1} 是 Si 层的厚度 ,则 Si 中的电场可以由下式给出:

$$E(x) = \frac{-qN_{\rm a}}{\varepsilon_{\rm Si}}x - \left(\frac{\phi_{\rm s2} - \phi_{\rm s1}}{t_{\rm s1}} - \frac{qN_{\rm a}t_{\rm Si}}{2\varepsilon_{\rm Si}}\right). \quad (2)$$

由(2)式,可以得到x = 0处的 Si 和栅氧界面处的表面电场 E_{sl} 为

$$E_{\rm sl} = \left(\frac{\phi_{\rm sl} - \phi_{\rm s2}}{t_{\rm sl}} + \frac{qN_{\rm a}t_{\rm Si}}{2\varepsilon_{\rm Si}}\right). \tag{3}$$

在此处应用高斯定理,可以得到栅氧化层两端 的电位降:

$$\phi_{\text{oxl}} = \frac{\varepsilon_{\text{Si}} E_{\text{sl}} - Q_{\text{oxl}} - Q_{\text{invl}}}{C_{\text{oxl}}} , \qquad (4)$$

其中, Q_{axt} 是 Si 和栅氧化层界面的固定电荷密度, Q_{invt} 是沟道反型电荷密度($Q_{invt} < 0$), C_{oxt} 是正面单 位面积栅氧化层电容.同理,在背界面应用高斯定 理,并根据(3)式可得到隐埋氧化层两端的电位降为

$$\phi_{\omega 2} = -\frac{\varepsilon_{\rm Si} E_{\rm sl} - q N_{\rm a} t_{\rm Si} + Q_{\omega 2} + Q_{s2}}{C_{\omega 2}} , \quad (5)$$

其中 , Q_{ω} 是背沟道电荷密度 , $C_{\omega 2}$ 单位面积埋层氧化 层电容.

正、背面栅电压 V_G和 V_G由下式给出:

$$V_{G1} = \phi_{s1} + \phi_{ox1} + \phi_{MS1} ,$$

$$V_{G2} = \phi_{s2} + \phi_{ox2} + \phi_{MS2} ,$$
 (6)

其中 , ϕ_{MS1} 和 ϕ_{MS2} 分别为正、背面金-半功函数差.

联解(3)(4)和(6)式,可得到正面栅电压和表 面势之间的关系为

$$V_{\rm GI} = \phi_{\rm MSI} - \frac{Q_{\rm ox1}}{C_{\rm ox1}} + \left(1 + \frac{C_{\rm Si}}{C_{\rm ox1}}\right) \phi_{\rm sI} - \frac{C_{\rm Si}}{C_{\rm ox1}} \phi_{\rm s2} - \frac{\frac{1}{2} Q_{\rm depl} + Q_{\rm invl}}{C_{\rm oxl}} , \qquad (7)$$

其中 , $C_{si} = \frac{\varepsilon_{si}}{t_{si}}$ 是 Si 层单位面积电容 , Q_{depl} 是 Si 膜中的耗尽层电荷 ,可表示为 – $qN_s t_{si}$.

同样,可以得到背栅电压和表面势之间的关系 式为

$$V_{G2} = \phi_{MS2} - \frac{Q_{o2}}{C_{o2}} - \frac{C_{Si}}{C_{o2}}\phi_{s1} + \left(1 + \frac{C_{Si}}{C_{o2}}\right)\phi_{s2} - \frac{\frac{1}{2}Q_{dep1} + Q_{s2}}{C_{o2}}.$$
 (8)

联解(7)(8)两式,并令 $\phi_{s1} = 2\phi_f \pi Q_{inv1} = Q_{s2} = 0$,

可以得到器件的正面开启电压:

$$V_{\rm th}^{\rm f} = V_{\rm fb}^{\rm f} + \left(1 + \frac{C_{\rm Si}}{C_{\rm oxl}}\right) 2\phi_{\rm f} - \frac{C_{\rm Si} C_{\rm ox2}}{C_{\rm oxl} (C_{\rm Si} + C_{\rm ox2})}$$
$$\times \left[V_{\rm BC} - V_{\rm fb}^{\rm b} - \left(1 + \frac{C_{\rm Si}}{C_{\rm oxl}}\right) 2\phi_{\rm f}\right] - \frac{Q_{\rm b}}{C_{\rm oxl}} (9)$$

其中, $V_{\text{fb}}^{\text{f}} = \phi_{\text{MS1}} - \frac{Q_{\text{ext}}}{C_{\text{ext}}}$ 为正面栅平带电压, V_{fb}^{b} 为背面 栅平带电压, $V_{\text{BG}} = V_{\text{G2}}$ 为背栅电压, $Q_{\text{b}} = qN_{\text{D}}t_{\text{Si}}$ 为耗 尽层电荷密度.

常规的全耗尽增强型 SOI MOSFET 的阈值电压 如(9)式所示,本文将在(9)式的基础上,建立应变 SiGe SOI 量子阱沟道 PMOSFET 的阈值电压模型.



图 1 应变 SiGe SOI 量子阱沟道 PMOSFET 结构示意图

应变 SiGe SOI 量子阱沟道 PMOSFET 的结构如 图 1 所示.由于 SiGe 合金的氧化会因为 Ge 在 SiO₂/ SiGe 界面的堆积使界面态增加,导致器件性能退 化,所以在 SiGe 层上面生长一层 Si 帽层,另外 Si 帽 层还可以减小界面散射对载流子迁移率的影响,并 使空穴"约束"在 SiGe 沟道层中.同时 SOI 结构使得 寄生电容减小,改善隔离,短沟道效应的影响减小.

引入 SiGe 沟道后,用 Si 帽层电容与下面的 SiGe 层和 Si 层的串联等效电容 C_{eq} 来代替 Si SOI MOSFET 的 C_{si} .用 SiGe 层及耗尽区电荷之和 Q'_{b} 来 代替 Si SOI MOSFET 耗尽区电荷 Q_{b} .另外 ,Ge 的出 现导致了 Si/SiGe 界面能带的不连续,每引入 10%的 Ge 将使能带变窄(ΔE_{g})约 76 meV 其中 97%^[7]的改变 出现在价带.因此 ΔE_{v} 也会给阈值电压带来影响.

那么 应变 SiGe SOI 量子阱沟道 PMOSFET 的阈 值电压可以表示为

$$V_{\rm th} = V_{\rm fb}^{\rm f} + \phi_{\rm B} - \frac{C_{\rm eq} C_{\rm ox2}}{C_{\rm oxl} (C_{\rm eq} + C_{\rm ox2})} \times (V_{\rm BG} - V_{\rm fb}^{\rm b} - \phi_{\rm B}) - \frac{Q'_{\rm b}}{C_{\rm oxl}}, \quad (10)$$

其中

$$\begin{split} \phi_{\rm B} &= \left(1 + \frac{C_{\rm eq}}{C_{\rm oxl}}\right) \left(2\phi_{\rm f} - \frac{\Delta E_{\rm V}}{q}\right) \\ Q'_{\rm b} &= qN_{\rm D} \left(t_{\rm Si} + t_{\rm SiGe}\right), \\ C_{\rm eq} &= \frac{1}{\frac{1}{C_{\rm cap}} + \frac{1}{C_{\rm SiGe}} + \frac{1}{C_{\rm Si}}} \\ &= \frac{\varepsilon_{\rm Si}}{t_{\rm Si} + t_{\rm cap} + \frac{\varepsilon_{\rm Si}}{\varepsilon_{\rm SiGe}} t_{\rm SiGe}}. \end{split}$$

3. I-V 特性

应变 SiGe SOI 量子阱沟道 PMOSFET 的 *I-V* 特 性可以在其阈值电压的基础上求得,采用经典的缓 变沟道近似,可以得到薄膜全耗尽应变 SiGe SOI PMOSFET 的 *I-V* 特性如下:

$$I_{\rm DS} = W \mu_{\rm p} Q_{\rm invl} (y) \frac{\mathrm{d}\phi_{\rm sl}(y)}{\mathrm{d}y}, \qquad (11)$$

式中, W 为沟道宽度, _{4, p} 是沟道中空穴迁移率, y 表示从源极到漏极的座标.将上式从源极到漏极积 分有

$$I_{\rm DS} = \frac{W}{L} \mu_{\rm p} \int_{2\phi_{\rm f}}^{2\phi_{\rm f} + V_{\rm DS}} Q_{\rm invl}(y) \mathrm{d}\phi_{\rm sl}(y).$$
 (12)

由(7)式可得到反型层电荷密度 Q_{invl}(y),将其 代入(12)式可得到全耗尽应变 SiGe SOI PMOSFET 的电流电压特性为

非饱和区

$$I_{\rm DS} = \frac{W}{L} \mu_{\rm p} C_{\rm oxl} \left[(V_{\rm GS} - V_{\rm TH}) V_{\rm DS} - \left(1 + \frac{C_{\rm eq} C_{\rm ox2}}{C_{\rm oxl} (C_{\rm eq} + C_{\rm ox2})} \right) \frac{V_{\rm DS}^2}{2} \right] ; (13)$$

饱和区

$$I_{\text{DSsat}} = \frac{1}{2} \frac{W}{L} \mu_{\text{p}} C_{\text{oxl}} \frac{(V_{\text{GS}} - V_{\text{TH}})}{1 + \frac{C_{\text{eq}} C_{\text{ox2}}}{C_{\text{oxl}} (C_{\text{eq}} + C_{\text{ox2}})}}. (14)$$

4. 模拟分析与讨论

在建立的 $V_{\rm th}$ 与 I-V 特性的基础上,对应变 SiGe

SOI 量子阱沟道 PMOSFET 的 *LV* 特性进行了模拟, 并与常规结构的器件进行了对比.

在以下的模拟中 栅氧化层为 10 nm ,Si 帽层和 应变 SiGe 沟道层均为 20 nm ,沟道长度为 1 μm ,n 型 掺杂为 10¹⁶ cm⁻³ ,SiGe 层 Ge 组分为 25%,衬底 n 型 Si 层掺杂为 10¹⁸ cm⁻³.

图 2 为应变 SiGe SOI 量子阱沟道 PMOSFET 与 常规结构器件的 *I-V* 特性对比.



图 2 SOI 应变 SiGe 量子阱沟道 PMOSFET 的 I-V 特性

在 *I-V* 特性中,迁移率采用了 Rosenfeld 等人在 Caughey-Thomas 模型基础上给出的拟合公式 (300 K)⁸¹:

$$\mu_{\rm p} = \left[\frac{\mu_{\rm p,max} - \mu_{\rm p,min}}{1 + \left(\frac{N_{\rm A}}{N_0}\right)^{\beta}} + \mu_{\rm p,min} \right]$$

 $\times (1 + a_1 x + a_2 x^2 + a_3 x^3).$ (15)

由图 2 可知 ,在 $V_{cs} = -5$ V 时 ,SOI PMOSFET 饱 和漏电流为 5.5 mA ,常规结构的 PMOSFET 饱和漏电 流为 1.7 mA ,相比提高到了 3 倍多 .栅压越大 ,提高 越显著 .这说明 ,在相同的偏置条件下 ,SOI 结构具 有更大的驱动电流 . Tomohisa 等人^[6]给出在 W/L =5 μ m/0.85 μ m的情况下 , $V_{cs} = -2$ V 时 ,漏电流为 300 μ A ,而模拟所得应变 SiGe SOI MOSFET 中 L =1 μ m时 漏电流为 0.3 A/ μ m ,可见 SOI 结构比常规结 构的器件漏电流要提高 5 到 6 倍 .

SOI 应变 SiGe 量子阱沟道 PMOSFET 的饱和区 跨导 G_m 随栅源电压的变化如图 3 所示 ,图 3 中同 样给出了与常规结构器件饱和区跨导的对比.

由图 3 可知 ,SOI 结构的饱和区跨导比常规结 构器件的大得多 ,随 $V_{\rm CS}$ 的增加也比常规结构器件 快得多.在 $V_{\rm CS}$ = -2.5 V时 SOI 结构的饱和区跨导



图 3 SOI 应变 SiGe 量子阱沟道 PMOSFET 的饱和栅跨导

约为 0.7 mS/μm,当 V_{cs}为 – 5 V 时,SOI 结构饱和区 跨导可达 2.4 mS/μm,常规结构的器件为 1.1 mS/μm, 提高到了 2 倍还多.

图 4 为漏源电压和栅源电压变化时, SOI 应变 SiGe 量子阱沟道 PMOSFET 与常规结构的器件非饱 和区漏导 *G*_a 的对比.

在图 4 中 ,虚线表示 SOI 结构的 G_{d} - V_{DS} 曲线 ,实 线表示常规结构器件的 G_{d} - V_{DS} 曲线.由图可知 ,SOI 结构的非饱和区漏导比常规结构器件的大得多 ,随 V_{DS} 的下降速度比常规结构器件快得多 ,随 V_{DS} 的增 加也比常规结构器件大得多.



图 4 SOI 应变 SiGe 量子阱沟道 PMOSFET 的非饱和区漏导

5.结 论

基于应变 SiGe 材料及其 SOI MOS 器件的优良 特性,本文建立了应变 SiGe SOI 量子阱沟道 PMOSFET 的阈值电压模型,以及 *L-V* 特性模型,模 型中包含器件相应的几何结构参数和物理参数,并 利用 Matlab 软件模拟分析了应变 SiGe SOI 量子阱沟 道 PMOSFET 的 *L-V* 跨导和漏导等电学特性,同时与 常规结构器件进行了分析对比.模拟结果表明,应变 SiGe SOI 量子阱沟道 PMOSFET 的各项性能都比常 规结构的器件有大幅度提高.

- [1] Hu H Y, Zhang H M, Dai X Y, Lü Y, Shu B, Wang W, Jiang T, Wang X Y 2004 Acta Phys. Sin. 53 4314 (in Chinese) [胡辉勇、 张鹤鸣、戴显英、吕 懿、舒 斌、王 伟、姜 涛、王喜媛 2004 物理学报 53 4314]
- [2] Lü Y, Zhang H M, Dai X Y, Hu H Y, Shu B 2004 Acta Phys. Sin. 53 3239 (in Chinese)[吕 懿、张鹤鸣、戴显英、胡辉勇、 舒 斌 2004 物理学报 53 3239]
- [3] Jiang T, Zhang H M, Wang W, Hu H Y, Dai X Y 2006 Chin. Phys. 15 1339
- [4] Reznicek A, Bedell S W, Hovel H J 2004 IEEE International SOI Conference p37
- [5] Mizuno T , Sugiyama , Tezuka T , Takagi S I 2002 IEEE Trans. on

Electron Devices 49 7

- [6] Mizuno T, Sugiyama N, Kurobe A, Takagi S 2001 IEEE Trans. on Electron Devices 48 1612
- [7] Sophiek V V 1994 IEEE Trans. on Electron Devices 41 90
- [8] Rosenfeld D 1994 Solid-State Electronics 37 119
- [9] Tezuka T , Sugiyama N 2003 IEEE Trans. on Diectronics Deviced 50 1328
- [10] Ma Y T, Liu L T, Tian L L 2001 IEEE Trans. Comput. -Aided design of Integr. Circuits Syst. 20 495
- [11] Yang P C ,Li S S 1993 Solid State Electronics 36 685
- [12] Kuo J B , Tang M C Sim J H 1993 IEEE Trans. on Electron Devices 40 2237

56 卷

Study on threshold voltage model of strained SiGe quantum well channel SOI PMOSFET*

Zhang He-Ming¹) Cui Xiao-Ying¹⁽²⁾ Hu Hui-Yong¹) Dai Xian-Ying¹) Xuan Rong-Xi¹)

1 X Key Laboratory of Ministry of Education for Wide Band-Gap Semiconductor Materials and Devices ,

School of Microelectronics , Xidian University , Xi 'an 710071 , China)

2 🗴 Research and Analysis Center ,No.5 th Research Institute ,China Electronics Technology Group Corporation , Guangzhou 510610 ,China)

(Received 31 October 2006; revised manuscript received 30 November 2006)

Abstract

A SOI PMOSFET with SiGe quantum well channel was formed by growing the SiGe film on the Si SOI structure. Not only does the device have the advantage of SOI structure, but also the performance of the device is improved because the carrier mobility in SiGe quantum well is much higher than that in Si. In this paper, the threshold voltage model of strained SiGe SOI quantum well channel PMOSFET is established on the basis of general Si SOI MOSFET, also the model of voltage-current characterisfic is founded. The characteristic of voltage-current, transconductance and leak conductance were simulated and analyzed using MATLAB. The results of the simulation confirm that the strained SiGe SOI quantum well channel PMOSFET is established.

Keywords : strained SiGe , SOI MOSFET , threshold voltage , model PACC : 7320D , 7360T

^{*} Project supported by the National Pre-research Foundation of China (Grant Nos. 51308040203, 51408061105DZ0171).