

# 国产星用 VDMOS 器件总剂量辐射损伤效应研究

高博<sup>†</sup> 刘刚 王立新 韩郑生 张彦飞 王春林 温景超

(中国科学院微电子研究所, 北京 100029)

(2011 年 11 月 28 日收到; 2012 年 2 月 24 日收到修改稿)

研究了两种国产星用 VDMOS 器件在不同偏置条件下的总剂量辐射损伤效应, 探讨了器件的阈值电压、击穿电压、导通电阻、漏电流等电参数随累积剂量、退火时间的变化关系. 实验结果表明这两种国产星用 VDMOS 器件辐照后电参数符合技术指标, 满足在复杂空间电离辐射环境下工作的要求. 此外, 通过对器件在不同偏置条件下的总剂量辐射损伤效应进行研究, 对其他型号星用 VDMOS 器件工艺和设计的进一步改进, 具有参考作用.

**关键词:** VDMOS, 总剂量, 辐射效应, 退火

**PACS:** 61.82.Fk, 61.80.Ed, 42.88.+h, 81.40.Wx

## 1 引言

VDMOS (vertical double-diffused metal oxide semiconductor) 是垂直导电的双扩散功率器件, 具有输入阻抗高、驱动功率低、开关速度快、热稳定性好等特点, 同时它还具有负的温度系数, 没有双极晶体管所谓的二次击穿, 这些优点使得 VDMOS 器件在航空、航天、核工程等极端复杂环境下的应用越来越广泛 [1,2].

众所周知, 空间中存在着大量的带电粒子及宇宙射线, 使应用于空间的电子元器件由于受到辐射的影响, 参数及性能会发生退化, 严重时可能失效. 与其他器件相比, VDMOS 作为卫星中常用的二次电源功率开关器件, 可靠性尤为重要. 一旦器件的性能受到影响, 可能降低卫星的可靠性, 严重时将导致航天任务的失败.

国外有关 VDMOS 器件总剂量辐射损伤效应及其机理的研究开展较早, 目前已经研制出具有抗辐射能力的 VDMOS 器件, 具有代表性的美国 IR 公司, 其产品的抗总剂量能力达到了  $10^4$  Gy (Si). 国内对星用电子元器件辐射损伤效应的研究近些年来取得了很大进步 [3-6], 但针对 VDMOS 器件总剂量辐射损伤效应机理了解的还不够深入, 其产品的抗辐射水平较低, 在总剂量达到  $2 \times 10^3$  Gy (Si)

时, 击穿电压漂移了 40V 左右. 国内抗辐照产品大量依赖进口, 但由于受到国际形势的影响常常被迫中断. 因此, 开展 VDMOS 器件总剂量辐射损伤效应的研究, 对研制具有较高抗辐照能力的 VDMOS 器件, 提高我国航天器电子系统的可靠性, 赶上国外先进水平具有非常重要的现实意义.

研究表明, 辐照生成的氧化物陷阱电荷和界面陷阱电荷会导致 VDMOS 器件电参数发生变化, 如阈值电压的漂移、击穿电压的减小、漏电流的增加以及跨导的降低等. 文中对国产星用 VDMOS 器件在不同偏置条件下的总剂量辐射损伤效应进行了研究, 讨论了器件的阈值电压  $V_{GS(th)}$ 、击穿电压  $BV_{DSS}$ 、导通电阻  $R_{ON}$ 、漏电流  $I_{DSS}$  等电参数随累积剂量、退火时间的变化关系. 实验结果表明此型号国产星用 VDMOS 器件辐照后电参数符合技术指标, 满足在复杂空间电离辐射环境下工作的要求.

## 2 实验方法

### 2.1 实验样品

实验样品是两种国产星用 VDMOS 器件, 封装形式是 SMD (surface mount device), 器件纵向结构剖面图如图 1 所示, 典型参数特性如表 1 所示, 器

<sup>†</sup> E-mail: gaobo@ime.ac.cn




图1 VDMOS 器件纵向结构剖面图

表1 受试器件主要技术参数

器件型号	沟道类型	$V_{GS(th)}/V$	$BV_{DSS}/V$	$R_{ON}/\Omega$	$I_{DSS}/A$
A 型	n 沟	2—4	400	0.55	$2.5 \times 10^{-5}$
B 型	n 沟	2—4	500	0.55	$2.5 \times 10^{-5}$

表2 受试器件辐照后参数指标要求

器件型号	$V_{GS(th)}/V$	$BV_{DSS}/V$	$R_{ON}/\Omega$	$I_{DSS}/A$
A 型	1.25—4.5	$\geq 300$	$\leq 0.55$	$\leq 5 \times 10^{-5}$
B 型	1.25—4	$\geq 400$	$\leq 0.55$	$\leq 5 \times 10^{-5}$

件辐照后参数指标要求如表 2 所示. 参数中阈值电压是指半导体表面为反型层时, 栅上所加的电压; 击穿电压是指使电介质击穿的最低临界电压; 导通

表3 受试器件测试条件

测试参数	测试条件	说明
$V_{GS(th)}$	$V_{DS} = V_{GS}, I_D = 1.0 \text{ mA}$	漏电流 1 mA 时, 对应栅压
$BV_{DSS}$	$V_{GS} = 0 \text{ V}, I_D = 1.0 \text{ mA}$	漏电流 1 mA 时, 对应漏压
$R_{ON}$	A 型: $V_{GS} = 12 \text{ V}, I_D = 6 \text{ A}$ ; B 型: $V_{GS} = 10 \text{ V}, I_D = 4.8 \text{ A}$	静态时, 源漏开态电阻
$I_{DSS}$	A 型: $V_{DS} = 320 \text{ V}, V_{GS} = 0 \text{ V}$ ; B 型: $V_{DS} = 400 \text{ V}, V_{GS} = 0 \text{ V}$	栅极 0 V 时, 漏极电流

### 3 实验结果

图 2 是国产星用 VDMOS 器件在不同偏置条件下, 阈值电压随累积剂量、退火时间的变化关系. 从图中我们可以看到, 随着累积剂量的增大, 阈值电压负向漂移, 但漂移量在规定范围内. 漏偏置条件下阈值电压的漂移量远大于栅偏置条件. 在追加 50% 剂量辐照时, 阈值电压漂移很小. 在 168 h, 100 °C 高温退火后, 不同偏置条件下器件的阈值电压都发生了回漂, 并且回漂的幅度差不多, 栅偏下

电阻是指静态时, 漏源开态电阻; 漏电流是指栅极电压为 0V 时, 漏极电流. 为了防止实验结果中偶然性的产生, 每个批次的样品选择 4 片进行辐照.

### 2.2 实验条件

总剂量辐照实验是在北京师范大学  $^{60}\text{Co}$   $\gamma$  射线源上进行的, 辐照累积剂量  $2 \times 10^3 \text{ Gy (Si)}$ , 如果参数合格则再追加总剂量的 50% ( $1 \times 10^3 \text{ Gy (Si)}$ ) 继续进行辐照, 辐照剂量率为  $5 \times 10^{-1} \text{ Gy (Si)/s}$ , 辐照在室温下完成. 实验中采用栅偏、漏偏两种偏置. 栅偏时  $V_G = 12 \text{ V}$ , DS 短路接地; 漏偏时 A 型  $V_D = 320 \text{ V}$ , GS 短路接地; B 型  $V_D = 400 \text{ V}$ , GS 短路接地.

### 2.3 实验过程

按照国家标准 GJB128A-97 1019 对器件进行总剂量辐照及退火实验. 将包含受试器件的电路板置于辐照源, 进行  $^{60}\text{Co}$   $\gamma$  射线辐照; 辐照到规定的剂量时进行参数测试, 如果参数不超标则追加总剂量的 50% 继续辐照; 辐照完成后进行 168 h, 100 °C 的高温退火实验, 辐照和高温退火时器件的偏置条件相同; 辐照前后及高温退火后使用 TESEC 3620 测试仪对器件的  $V_{GS(th)}$ ,  $BV_{DSS}$ ,  $R_{ON}$ ,  $I_{DSS}$  等参数进行测量, 测试时间不超过 2 h, 测试条件见表 3.

阈值电压恢复到初始值附近.

图 3 是国产星用 VDMOS 器件在不同偏置条件下, 击穿电压随累积剂量、退火时间的变化关系. 从图中可以看到, 随着累积剂量的增加, 击穿电压变化不明显, 在追加剂量辐照后也就漂移了 3 V 左右, 高温退火后恢复到初始值附近. 相对于版图改进前, 辐照到相同剂量时击穿电压 40 V 左右的漂移, 击穿电压的漂移得到了很大的抑制.

图 4 是国产星用 VDMOS 器件导通电阻随累积剂量、退火时间的变化关系. 从图中可以看到,

随着累积剂量的增大和退火时间的增加, 导电电阻的变化很小, 在规定的范围内. 我们认为较好的解决了导电电阻和击穿电压之间的矛盾.




图2 阈值电压随累积剂量、退火时间的变化关系 (a) A型; (b) B型

图5是国产星用VDMOS器件漏电流随累积剂量、退火时间的变化关系. 从图中可以看到, 随着累积剂量和退火时间的增加, 器件的漏电流相对于初始值有了很大的变化, 但变化后参数仍符合设计要求.

### 4 结果讨论

我们知道VDMOS器件阈值电压的漂移主要是由于电离辐射导致SiO<sub>2</sub>中产生氧化物陷阱电荷和Si-SiO<sub>2</sub>界面产生界面陷阱电荷引起的<sup>[7,8]</sup>, 漂移公式为

$$\Delta V_{th} = \Delta V_{ot} + \Delta V_{it}, \quad (1)$$

式中 $\Delta V_{th}$ 是阈值电压的漂移量;  $\Delta V_{ot}$ 是氧化物陷阱电荷引起阈值电压的漂移量;  $\Delta V_{it}$ 是界面陷阱电荷引起阈值电压的漂移量. 在图2中看到, VDMOS器件的阈值电压随累积剂量的增加而负向漂移, 但在追加剂量辐照时, 漂移量很小, 有的近似

保持不变. 电离辐射对器件阈值电压的影响是氧化物陷阱电荷和界面陷阱电荷共同作用的结果. 对于n沟MOSFET界面陷阱电荷是负电荷, 对于p沟MOSFET界面陷阱电荷是正电荷, 而氧化物陷阱电荷一般都是正电荷<sup>[7-9]</sup>. 对p沟MOSFET而言, 界面态是施主型的显正电性, 它与氧化物正电荷同性, 对阈值电压漂移的贡献是二者之和, 因此阈值电压漂移随着累积剂量的增加而始终负向增大. 但对n沟MOSFET来说, 界面态是受主型的显负电性, 它与氧化物电荷对阈值电压漂移的影响相互补偿, 因此当界面陷阱电荷的数量足够大时, 阈值电压随着累积剂量的增加可能发生回漂, 最终有可能大于辐照前的值, 如图6所示<sup>[7-9]</sup>. n沟VDMOS器件中, 辐照初始阶段随着累积剂量的增加, 氧化物陷阱电荷大量的产生, 导致了阈值电压的负向偏移, 此时界面陷阱电荷生成较慢, 数量远远小于氧化物陷阱电荷. 在追加剂量辐照时, 生成界面陷阱电荷的数量远多于初始时的值, 显示负电性的界面陷阱电荷补偿了氧化物陷阱电荷的作用, 两者共同作用使得阈值电压随着累积剂量的增加变化很小, 甚至有可能发生回漂现象.




图3 击穿电压随累积剂量、退火时间的变化关系 (a) A型; (b) B型




图4 导通电阻随累积剂量、退火时间的变化关系 (a) A型; (b) B型

不同偏置条件, 器件阈值电压随剂量的变化关系不同. 从图 2 中看到, 漏偏置时阈值电压随累积剂量的变化远大于栅偏置时的情况. 但在文献 [10] 中, 我们看到相比漏偏置, 栅偏置对器件阈值电压漂移的影响更大. 认为漏偏置时, 压降大部分存在于反偏的 p-n 结处, 在氧化层中产生电场对空穴的影响相比栅偏置时在氧化层中产生电场对空穴的影响是很小的. 针对实验中发现的漏偏置下器件阈值电压的漂移量大于栅偏置这一现象, 目前还没有找到合理的机理进行解释, 尚待进一步分析, 文中只是从不同偏置条件下器件内部电场的仿真结果入手进行了初步讨论. 图 7 是 A 型器件在不同偏置时, 器件内部电场的 ISE 仿真图, 图 7(a) 左边是栅偏条件, 右边是漏偏条件, 图 7(b) 是 (a) 的放大图.

从图 1 和图 7(b) 中得到在一定栅压下器件的氧化层中有电场存在, 但由于工艺改进, 栅氧化层的厚度本身就很薄, 同时与阈值电压漂移相关的栅压引起的电场主要是指在界面处俘获空穴的电场, 因此栅压时对空穴的俘获能力较弱. 而漏偏置下由于 p 区与 n 源区的掺杂浓度可比拟, 因此结向 p 区扩展的空间电荷区较宽, 使得在边缘电场作用下氧化层中大量的空穴跃迁到界面附近生成陷阱电荷, 使得阈值电压的漂移相比栅偏置时较大.

在随后的 168 h 100 °C 高温退火中, 不同偏置下阈值电压有不同程度的恢复, 这主要是由于俘获空穴的退火引起的. 我们知道俘获空穴的退火有两种模型, 一种是隧道退火模型, 一种是热发射退火模型. 从文献 [11] 中知道, 相对于热发射模型, 隧道模型中俘获空穴的退火与温度没有关系. 此外, 从图中看到, 不同偏置时器件阈值电压随退火时间的变化情况相似, 并且回漂的两条线近似平行, 因此文中采用热发射模型来解释俘获空穴的退火. 在热发射模型中, 空穴激发到价带的概率与陷阱相对  $\text{SiO}_2$  价带的能量成指数关系, 通过以往的论述我们可知 [8], 热发射退火以热发射前沿  $\Phi_m(t)$  为其特征, 如下式所示:

$$\Phi_m(t) = kT/q \cdot \ln(AT^2t), \quad (2)$$

式中  $T$  是绝对温度,  $k$  是玻尔兹曼常数,  $q$  是基本电荷,  $A$  是与空间俘获截面有关的参数. 相比室温, 100 °C 退火时由于温度的升高使得与  $T$  成正比的  $\Phi_m$  也随之变大, 导致氧化层中大量俘获空穴的能量小于  $\Phi_m$ , 俘获空穴由于热激发的作用发生大量退火, 从而导致 100 °C 下阈值电压的恢复, 同时从衬底来的电子也与空穴复合. 但相对于空穴跃迁到价带的数量来说较少. 从前面的讨论中我们得知, 不同偏置下阈值电压漂移量的不同主要是由于界面陷阱电荷数量的差异引起的. 有文献指出 [12–14], 界面陷阱电荷可能在更高的温度下才发生退火. 在文献 [15] 中我们看到, 在 25 °C 到 300 °C 升温等时退火时, 25 °C 到 125 °C 是一个界面陷阱电荷的积累过程, 125 °C 以上界面态陷阱电荷的数量才开始减少. 因此, 文中高温退火时, 我们认为只有氧化物陷阱电荷发生了退火. 从高温退火时不同偏置下阈值电压回漂的量值相同, 我们也可以得到随着累积剂量的增加, 不同偏置下阈值电压漂移的不同主要是由于生成界面陷阱电荷数量的差异造成的.

从图 3 中我们得到击穿电压随累积剂量和退火时间没有明显的变化. 击穿电压是 VDMOS 器

件一个很重要的电学参数,它反映了器件的耐压能力,采用终端技术可以提高 VDMOS 器件的击穿电压 [16,17]. 本文采用场限环终端技术降低结表面由曲率效应引起的高电场,进而提高了器件的击穿电压. 之前的实验结果表明,击穿电压是一个非常敏感的参数,发现辐照到相同剂量时此种型号 VDMOS 器件击穿电压漂移了 40 V 左右. 通过版图的改进、阱面积的优化、终端的改良以及 p 阱注入的增加使得击穿电压在追加剂量辐照后也只有 3 V 左右的变化,我们认为阈值电压的漂移得到了很好的抑制.




图5 漏电流随累积剂量、退火时间的变化关系 (a) A型; (b) B型

从图 4 中得到在辐照及随后的退火实验中, VDMOS 器件在不同偏置下的导通电阻没有明显的变化. VDMOS 器件的导通电阻  $R_{on} =$

$R_{ch} + R_a + R_j + R_{epi}$ , 其中  $R_{ch}$  是沟道电阻;  $R_a$  是表面积层电阻;  $R_j$  是颈区 JFET 电阻;  $R_{epi}$  是外延层漂移区电阻. 对于高压器件,  $R_{on}$  中  $R_{epi}$  占了绝大部分, 而外延层电阻仅只与外延层掺杂浓度和结构尺寸有关 [18]. 同时, 因辐照引起阈值电压漂移会导致的  $R_{ch}$  电阻变化, 但  $R_{ch}$  电阻在  $R_{on}$  中占的比例很小, 因此从图中看到导通电阻随累积剂量及退火时间而没有明显的变化. 外延层越厚, 电阻率越高, 器件的击穿电压也就越大, 但同时也导致了器件的导通电阻越大, 这两者存在着一定的矛盾, 文中我们较好地解决了两者之间的矛盾.




图6 p 沟和 N 沟 MOSFET 阈值电压与剂量的关系

从图 5 中看到, 辐照后器件漏电流的值相对于初始时有了很大的变化, 有的甚至达到了几百 nA, 但器件漏电流的这种变化符合技术指标要求, 证明在版图设计改进及工艺提升后漏电流增大得到了抑制. 在文献中我们看到 [19], 一般认为 n 沟 VDMOS 器件的漏电流变化主要是由阈值电压的漂移造成的. 辐照时在栅氧化层产生的陷阱电荷被俘获, 引起阈值电压负向漂移, 导致栅压在还没有达到开启电压时, 沟道就有部分的开启, 产生漏电. 但在文中我们看到, 栅偏置时, 阈值电压的漂移量很小, 但是相同条件时器件的漏电流增加却很多, 我们认为这主要是由于场氧漏电引起的, 这里所指的场氧指的是器件边缘的隔离场氧化层. 辐照在器件的栅氧化层和边缘场氧化层中产生氧化物陷阱电荷和界面陷阱电荷. 对阈值电压漂移有影响的只是栅氧化层中的陷阱电荷. 而栅氧化层和场氧化层中的俘获陷阱电荷都对漏电流的增长有影响. 因此, 我们看到在栅偏置时, 阈值电压小的漂移同时漏电流的增加较大. 在图 5 中我们还看到, 在高温退火时, 器件的漏电流没有像阈值电压那样回漂而是继续增长, 我们认为这主要是场氧化层中的界面陷阱电荷引起的. 在前面的叙述中我们知道, 在 125 °C 以上界面态陷阱电荷的数量才开始减少. 100 °C 的高

温退火实验中,虽然场氧化层中的氧化物陷阱电荷发生了退火,但是界面陷阱电荷继续生长,同时由于场氧化层一般比栅氧化层厚,其生长工艺控制也

不如栅氧化层严格,使得场氧化层相对栅氧化层非常“软”,缺陷更多,致使辐照生成的陷阱电荷更多,最终使得高温退火时,器件的漏电流继续增加。




图7 A型器件在不同偏置时,器件电场仿真图(a)和放大图(b)(左面:栅压12 V,漏源0 V;右面:漏压320 V,栅源0 V)

## 5 结论

通过对新型国产星用高压VDMOS器件在不同辐射偏置条件下的总剂量辐射损伤效应进行了研究,得到了许多有意义的结果,对器件工艺和设计的进一步改进有参考作用.我们认为此型号国产VDMOS器件阈值电压随着累积剂量的增大而减小,在追加剂量辐照时没有继续漂移,这主要是由于生成的界面陷阱电荷补偿了氧化物陷阱电荷的负电性;100 °C退火时,不同偏置下阈值电压恢复的量值相同,主要是由于界面陷阱电荷一般在更

高的温度下才能发生退火,同时也证明了不同偏置下阈值电压漂移的不同主要是由于生成界面陷阱电荷数量的差异造成的.由于版图的改进、阱面积的优化及终端的改良,使得击穿电压随剂量的漂移从原来的40 V下降到3 V左右,击穿电压随累积剂量的变化得到了抑制.导通电阻的变化不明显,我们很好的解决了导通电阻和击穿电压之间的矛盾.由于场氧漏电的影响,使得阈值电压有较小漂移时,漏电流变化很大,同时在高位退火时漏电流继续漂移.

- [1] Grant D A, Gowar J 1989 *Power MOSFETs: theory and applications* (Wiley: New York)
- [2] Singh G, Galloway K F, Russell T J 1986 *IEEE Trans. Nucl. Sci.* **33** 1454
- [3] Liu Z L, Hu Z Y, Zhang Z X, Shao H, Chen M, Bi D W, Ning B X, Zou S C 2011 *Chin. Phys. B* **20** 070701
- [4] Xue S B, Huang R, Huang D T, Wang S H, Tan F, Wang J, An X, Zhang X 2011 *Chin. Phys. B* **20** 117307
- [5] Li L L, Yu Z G, Xiao Z Q, Zhou X J 2011 *Acta Phys. Sin.* **60** 098502 (in Chinese) [李蕾蕾, 于宗光, 肖志强, 周昕杰 2011 物理学报 **60** 098502]
- [6] Zhao H F, Du L, He L, Bao J L 2011 *Acta Phys. Sin.* **60** 028501 (in Chinese) [赵鸿飞, 杜磊, 何亮, 包军林 2011 物理学报 **60** 028501]
- [7] Schwank J 2002 *IEEE Nuclear and Space Radiation Effects Conference* Phoenix, Arizona July 15–19 2002 p Section III-1
- [8] Gao B, Yu X F, Ren D Y, Cui J W, Lan B, Li M, Wang Y Y 2011 *Acta Phys. Sin.* **60** 068702 (in Chinese) [高博, 余学峰, 任迪远, 崔江维, 兰博, 李明, 王义元 2011 物理学报 **60** 068702]
- [9] Lan B 2010 *MS Thesis* (Urumqi: Xinjiang Technical Institute of Physics & Chemistry, Chinese Academy of Sciences) (in Chinese) [兰博 2010 硕士学位论文 (乌鲁木齐: 中国科学院新疆理化技术研究所)]
- [10] Seehra S S, Slusark W J 1982 *IEEE Trans. Nucl. Sci.* **29** 1559
- [11] McWhorter P J, Miller S L, Miller W M. 1990 *IEEE Trans. Nucl. Sci.* **37** 1682
- [12] Lelis A J, Oldham T R, DeLancey W M 1991 *IEEE Trans. Nucl. Sci.* **38** 1590
- [13] Fleetwood D M, Thome F V, Tsao S S, Dressendorfer P V, Dandini V J, Schwank J R 1988 *IEEE Trans. Nucl. Sci.* **35** 1099
- [14] Saks N S, Klein R B, Griscom D L 1988 *IEEE Trans. Nucl. Sci.* **35** 1234
- [15] Srour J R, Marshall C J, Marshall P W 2003 *IEEE Trans. Nucl. Sci.* **50** 653

- [16] Zhang M, Shen K Q 2007 *Jou.l of Grad. Stu. SEU* **5** 154 (in Chinese) [张敏, 沈克强 2007 东南大学研究生学报 **5** 154]  
[17] Chen X B 1990 *Power MOSFET and High Voltage Integrated Circuit* (Nanjing: Southeast University Press) p74 (in Chinese) [陈星弼 1990 功率 MOSFET 与高压集成电路 (南京: 东南大学出版社) 第 74 页]  
[18] Bai C H, Wang B 2007 *Mode. Elec. Tec.* **16** 174 (in Chinese) [白朝辉, 王标 2007 现代电子技术 **16** 174]  
[19] Felix J A, Shaneyfelt M R, Dodd P E, Draper B L, Schwank J R, Dalton S M 2005 *IEEE Trans. Nucl. Sci.* **52** 2378

## Research on the total dose effects for domestic VDMOS devices used in satellite

Gao Bo<sup>†</sup> Liu Gang Wang Li-Xin Han Zheng-Sheng Zhang Yan-Fei  
Wang Chun-Ling Wen Jing-Chao

(*Institute of Microelectronics Chinese Academy of Sciences, Beijing 100029, China*)

(Received 28 November 2011; revised manuscript received 24 February 2012)

### Abstract

Total dose effects of domestic VDMOS devices used in satellite under different bias conditions are investigated. The dependences of the typical electrical parameters such as threshold voltage, breakdown voltage, on-state resistance, and leakage current on total dose are discussed. The experimental results show that the electrical parameters of the irradiated domestic VDMOS devices fulfill the design requirements. These devices also meet the work demand in a complex ionizing total dose irradiation environment. In addition, our experimental results are meaningful and important for further improving the design and the process of the others types of domestic radiation hardened VDMOS devices.

**Keywords:** VDMOS, the total dose, irradiation effect, annealing

**PACS:** 61.82.Fk, 61.80.Ed, 42.88.+h, 81.40.Wx

<sup>†</sup> E-mail: gaobo@ime.ac.cn