

一种新型 Si/SiGe/Si 双异质结 PIN 电学调制结构的异质结能带分析

冯松 薛斌 李连碧 翟学军 宋立勋 朱长军

Analysis of Si/SiGe/Si double heterojunction band of a novel structure of PIN electronic modulation

Feng Song Xue Bin Li Lian-Bi Zhai Xue-Jun Song Li-Xun Zhu Chang-Jun

引用信息 Citation: *Acta Physica Sinica*, 65, 054201 (2016) DOI: 10.7498/aps.65.054201

在线阅读 View online: <http://dx.doi.org/10.7498/aps.65.054201>

当期内容 View table of contents: <http://wulixb.iphy.ac.cn/CN/Y2016/V65/I5>

您可能感兴趣的其他文章

Articles you may be interested in

后退火增强氢化非晶硅钝化效果的研究

Investigation of post-annealing enhancement effect of passivation quality of hydrogenated amorphous silicon

物理学报.2015, 64(19): 198801 <http://dx.doi.org/10.7498/aps.64.198801>

Bathocuproine/Ag 复合电极对于聚合物光伏器件效率和稳定性的影响

Effects of bathocuproine/Ag composite anode on the performances of stability polymer photovoltaic devices

物理学报.2015, 64(10): 108801 <http://dx.doi.org/10.7498/aps.64.108801>

铜锌锡硫薄膜材料及其器件应用研究进展

Progress of application research on $\text{Cu}_2\text{ZnSnS}_4$ thin film and its device

物理学报.2015, 64(6): 068801 <http://dx.doi.org/10.7498/aps.64.068801>

钙钛矿太阳能电池中电子传输材料的研究进展

progress in electron-transport materials in application of perovskite solar cells

物理学报.2015, 64(3): 038802 <http://dx.doi.org/10.7498/aps.64.038802>

铁电半导体耦合光伏器件的历史与最新进展

History and latest development of ferroelectric-semiconductor coupled photovoltaic devices

物理学报.2015, 64(3): 038807 <http://dx.doi.org/10.7498/aps.64.038807>

一种新型Si/SiGe/Si双异质结PIN电学调制结构的异质结能带分析*

冯松[†] 薛斌 李连碧 翟学军 宋立勋 朱长军

(西安工程大学理学院, 西安 710048)

(2015年10月27日收到; 2015年11月17日收到修改稿)

PIN结构是电光调制器中常见的一种电学调制结构, 该结构中载流子注入效率直接影响着电光调制器的性能. 在前期的研究中, 我们在SOI材料的基础上提出了一种新型Si/SiGe/Si双异质结PIN电学调制结构, 可以有效提高载流子注入效率, 降低调制功耗. 为了进一步研究这种新型调制器结构的调制机理, 本文从单异质结能带理论出发, 定量分析了该新型结构中双异质结的势垒高度变化, 给出了双异质结势垒高度的定量公式; 将新型结构与SiGe-OI和SOI两种PIN电学调制结构进行能带对比, 分析了该新型结构载流子注入增强的原因; 最后模拟了新型结构的能带分布, 以及能带和调制电压与注入载流子密度的关系. 与SiGe-OI和SOI两种PIN电学调制结构进行对比发现, 1 V调制电压下, 新型结构的载流子密度达到了 $8 \times 10^{18} \text{ cm}^{-3}$, 比SOI结构的载流子密度高了800%, 比SiGe-OI结构的载流子密度高了340%, 进一步说明了该新型结构的优越性, 并且验证了理论分析的正确性.

关键词: 光电子器件, 电光调制器, 锗硅, 异质结能带

PACS: 42.30.Lr, 42.70.-a, 73.40.Lq

DOI: 10.7498/aps.65.054201

1 引言

21世纪是一个能源紧缩的时代, 各个行业领域都面临着能源危机, 各种新能源的研究都是各个国家的最新课题, 光电子技术的研究就是其中一个重要的方向. 在光电子集成当中, 电光调制器是一个非常重要的器件, 它担负着光信号和电信号的转换^[1,2]. 单光子调制器^[3]、聚合物晶体调制器^[4]、ZnO薄膜调制器^[5]与非线性光学调制器^[6]都是目前非常热的研究方向. 对于传统硅基电光调制器的研究也有许多, 常见的电学调制结构主要有PIN结构^[7]、反向PN结构^[8]和MOS结构^[9]三种, 由于PIN结构在较小的正向偏压下, 载流子密度变化很大, 而且本征区的载流子分布比较均匀, 使得这种

结构的电光调制器有很高的调制效率^[10]. 在PIN器件调制的过程中, 波导区的载流子密度是一个关键参数, 当注入波导区的载流子密度越大, 折射率的改变也越大, 光电调制器也越容易发生调制.

传统增大载流子密度的方法是提高外部的调制电压, 但这会带来功耗的增大, 也不利于光电集成. 为了减小功耗, 人们逐渐把目光转向了硅基SiGe电光调制器, 虽然目前该领域的研究较少, 但有逐渐增加的趋势. 美国伦斯勒理工学院利用SiGe异质结制作出了调制带宽为30 dB/s的电光调制器, 其器件长度仅为22.6 μm ^[11]. 法国的巴黎十一大学, 进一步的减小了SiGe电光调制器的功耗, 制作出的电光调制器的插入损耗为4 dB, 调制功耗为59 fJ/bit^[12]. 中国科学院半导体研究所利用 $\text{Si}_{0.75}\text{Ge}_{0.25}/\text{Si}/\text{Si}_{0.5}\text{Ge}_{0.5}$ 不对称超晶格材料制

* 国家自然科学基金(批准号: 61204080)、陕西省教育厅科研计划(批准号: 15JK1292)、西安工程大学博士科研启动基金(批准号: BS1128, BS1436)、西安工程大学研究生教育“质量工程”项目(批准号: 15yzl10)和陕西省普通高校重点学科建设专项资金建设项目(批准号: (2008) 169)资助的课题.

[†] 通信作者. E-mail: vonfengs@163.com

作了电光调制器, 器件设计采用PIN电学结构, 样品长度为920 μm , 测量得到的插入损耗为-40 dB, 端面反射镜构成法布里-珀罗(FP)腔的输出消光比为2.5 dB, 材料的电光效应为0.158 pm/V^[10], 基于Franz-Keldysh效应设计的SiGe光电调制器, 3 dB带宽可达64 GHz, 消光比为8.8 dB, 而插损仅为2.7 dB^[13].

SiGe材料在电光调制器中的引入降低了功耗, 但是单纯依靠SiGe材料仍不能大幅度的降低功耗, 为了改善光电调制器的调制性能, 前期我们进行了许多关于SiGe光波导和调制器的研究^[14-16], 并在SOI材料的基础上提出了一种新型Si/SiGe/Si双异质结PIN电学调制结构^[17], 可以有效提高载流子注入效率, 降低调制功耗. 这种新型Si/SiGe/Si双异质结PIN电学调制结构可以在较小的调制电压下得到较大的载流子注入效率, 不仅增加了调制区的载流子密度, 更加易于调制, 而且可以有效降低调制电压, 减小调制功耗, 是一种理想的新型电光调制器.

为了进一步研究这种新型调制器结构的调制机理, 本文从异质结能带理论出发, 分析了新型结构中的双异质结能带关系, 定量分析了新型结构中双异质结的势垒高度变化, 给出了双异质结势垒高度的定量公式, 并通过与SiGe-OI和SOI两种PIN电学调制结构的能带对比, 分析了新型结构载流子注入增强的原因. 最后借助仿真软件模拟了新型结构的能带分布、以及能带和调制电压与注入载流子密度的关系, 并与SiGe-OI和SOI两种PIN电学调制结构进行对比, 验证了理论分析的正确性.

2 调制结构与能带分析

传统SOI基的PIN调制结构如图1(a)所示, 它利用了SOI材料高折射率差的优点, 可以对波导区的光束进行有效限制^[18]. 为了进一步提高波导的折射率, 可以采用图1(b)的结构, 通过SiGe-OI材料来代替SOI材料, 波导的性能可以得到有效的提升^[19]. 为了得到更大的注入载流子密度, 本文提出了一种Si/SiGe/Si双异质结的PIN电学调制结构如图1(c)所示, 通过在波导区内采用了SiGe材料, 在横向方向上形成了双异质结的PIN结构.

根据前期波导结构的研究^[20], 选择单模单偏的波导结构参数为: 内脊高 $H = 220 \text{ nm}$, 外脊

高 $h = 50 \text{ nm}$, 波导宽度 $W = 450 \text{ nm}$, 有源区掺杂浓度 $N_P^+ = N_N^+ = 10^{19} \text{ cm}^{-3}$, I区掺杂浓度 $n = 10^{15} \text{ cm}^{-3}$, Ge含量为 $x = 0.2$. 以下内容中, 能带的理论分析和仿真都采用了该结构参数.




图1 三种电学调制结构 (a) SOI; (b) SiGe-OI; (c) Si/SiGe/Si 双异质结
Fig. 1. The three electrical modulation structure: (a) SOI; (b) SiGe-OI; (c) Si/SiGe/Si double hetero-junction.

由于SiGe晶格常数较大, 而且存在晶格应力的原因^[21], 使得SiGe的禁带宽度小于Si的禁带宽度, 因此当SiGe与Si组成异质结时, 二者之间存在能带间隙. 根据掺杂和材料的不同, SiGe/Si异质结有多种形式的能带分布, 同时晶向也对能带的分布有影响^[22], (100)晶向的Si(SiGe)材料的电子亲和能与功函数均高于(110)和(111)晶向的材料, 因此(100)晶向的Si(SiGe)材料的势垒高度也与(110)和(111)晶向的材料不同, 本文中Si/SiGe/Si双异质结的能带结构是以(100)晶向进行分析.

本文中的PIN器件是由高掺杂的P型Si、低掺杂的n型SiGe和高掺杂的N型Si组成的(大写的P和N代表宽禁带半导体材料, 小写的n代表窄禁带的半导体材料), 因此PIN器件就可以等效的看成是由一个Pn异质结和一个nN异质结构成. 由于PIN器件工作时, n区中的载流子主要分别来源于

P区的空穴和N区的电子,而势垒高度是影响空穴和电子注入的关键,因此需要分析Si/SiGe/Si双异质结这种PIN器件中Pn异质结的空穴势垒高度和nN异质结的电子势垒高度.

首先分析平衡状态下Si/SiGe的Pn异质结空穴势垒高度.由于P区和n区的费米能级不同,为了使平衡时的费米能级处处相等,在P区和n区的空间电荷区内引入一个势垒高度 qV_D ,这个 qV_D 弥补了P区和n区的费米能级差值,因此Pn异质结的空穴势垒高度可以表示为

$$-qV_D = E_{FP} - E_{Fn}, \quad (1)$$

式中 E_{FP} 表示P区Si的费米能级, E_{Fn} 表示n区SiGe的费米能级.令 p_{P0} 和 p_{n0} 分别表示P区和N区的平衡空穴浓度,可以得到:

$$p_{P0} = n_{i(Si)} \exp\left(\frac{E_{i(Si)} - E_{FP}}{k_0T}\right), \quad (2)$$

$$p_{n0} = n_{i(SiGe)} \exp\left(\frac{E_{i(SiGe)} - E_{Fn}}{k_0T}\right), \quad (3)$$

式中 $n_{i(Si)}$ 和 $n_{i(SiGe)}$ 分别表示Si和SiGe的本征载流子浓度, $E_{i(Si)}$ 和 $E_{i(SiGe)}$ 分别表示Si和SiGe的本征费米能级, k_0 表示玻尔兹曼常数, T 表示绝对温度.通过(3)式除以(2)式,并取对数可得:

$$\ln \frac{p_{n0}}{p_{P0}} = \frac{E_{i(SiGe)} - E_{Fn} - E_{i(Si)} + E_{FP}}{k_0T} \times \ln \frac{n_{i(SiGe)}}{n_{i(Si)}}. \quad (4)$$

对于P区的空穴浓度可以近似表示为 $p_{P0} \approx N_A$,对于n区的空穴浓度也可以表示为: $p_{n0} \approx n_{i(SiGe)}^2/N_D$,因此可得:

$$\begin{aligned} -qV_D &= E_{FP} - E_{Fn} \\ &= -k_0T \ln \frac{p_{n0}/p_{P0}}{n_{i(SiGe)}/n_{i(Si)}} \\ &\quad - (E_{i(SiGe)} - E_{i(Si)}) \\ &= -k_0T \ln \frac{(n_{i(SiGe)}^2/N_D)/N_A}{n_{i(SiGe)}/n_{i(Si)}} \\ &\quad - (E_{i(SiGe)} - E_{i(Si)}) \\ &= -k_0T \ln \frac{n_{i(Si)}n_{i(SiGe)}}{N_D N_A} \\ &\quad - (E_{i(SiGe)} - E_{i(Si)}). \end{aligned} \quad (5)$$

已知 $E_i = (E_C + E_V)/2$,又根据参考文献[23]可知Si材料和SiGe材料之间的禁带差值主要来源于价

带的差值 ΔE_V ,导带的差值 ΔE_C 可以忽略,且

$$\Delta E_V = 0.73x \text{ eV}, \quad (6)$$

因此(5)式可以改写为

$$-qV_D = -k_0T \ln \frac{n_{i(Si)}n_{i(SiGe)}}{N_D N_A} - \frac{0.73x}{2}. \quad (7)$$

(7)式表明了Si/SiGe的Pn异质结空穴势垒高度和Pn异质结两端的掺杂浓度、材料的禁带宽度、温度以及Ge含量有关.当温度一定时,Pn异质结两端的掺杂浓度越低,空穴势垒高度越小;禁带宽度越小,本征载流子浓度越大,空穴势垒高度也越小;Ge含量越大,空穴势垒高度越小.

假设 $N_A = 10^{19} \text{ cm}^{-3}$, $N_D = 10^{15} \text{ cm}^{-3}$,Ge含量为0.2,在室温下可以计算出Si/SiGe的Pn异质结空穴势垒高度 $-qV_D = 0.7 \text{ eV}$.对于Si/Si和SiGe/SiGe的Pn同质结势垒高度可以根据(8)式进行分析[24],

$$-qV_{D1,2} = E_{FP} - E_{Fn} = -kT \ln \frac{n_i^2}{N_D N_A}, \quad (8)$$

通过计算可得Si/Si的Pn同质结势垒高度 $-qV_{D1} = 0.82 \text{ eV}$,SiGe/SiGe的Pn同质结势垒高度 $-qV_{D2} = 0.733 \text{ eV}$.由此可见相同条件下,Si/SiGe的Pn异质结势垒高度最小,SiGe/SiGe的势垒高度其次,Si/Si的势垒高度最大.

接下来分析平衡状态下SiGe/Si的nN异质结电子势垒高度.nN异质结属于同型异质结,它的电子势垒高度 qV'_D 小于Pn异型异质结的空穴势垒高度 $-qV_D$, qV'_D 可以表示为

$$qV'_D = E_{Fn} - E_{FN}, \quad (9)$$

式中 E_{FN} 表示N区Si的费米能级.同样令 n_{N0} 表示N区的平衡电子浓度, n_{n0} 表示n区的平衡电子浓度,可以得到:

$$n_{N0} = n_{i(Si)} \exp\left(\frac{E_{FN} - E_{i(Si)}}{kT}\right), \quad (10)$$

$$n_{n0} = n_{i(SiGe)} \exp\left(\frac{E_{Fn} - E_{i(SiGe)}}{kT}\right), \quad (11)$$

通过(10)式除以(11)式,并取对数可得:

$$\ln \frac{n_{N0}}{n_{n0}} = \frac{E_{FN} - E_{i(Si)} - E_{Fn} + E_{i(SiGe)}}{kT} \times \ln \frac{n_{i(Si)}}{n_{i(SiGe)}}. \quad (12)$$

对于N区的电子浓度可以近似表示为: $n_{N0} = N'_D$,对于n区的电子浓度可以近似表示为: $n_{n0} = N_D$,

因此可得:

$$\begin{aligned}
 qV'_D &= E_{FN} - E_{Fn} \\
 &= kT \ln \frac{n_{N0}/n_{n0}}{n_i(\text{Si})/n_i(\text{SiGe})} - (E_{i(\text{SiGe})} - E_{i(\text{Si})}) \\
 &= kT \ln \frac{N'_D/N_D}{n_i(\text{Si})/n_i(\text{SiGe})} - (E_{i(\text{SiGe})} - E_{i(\text{Si})}) \\
 &= kT \ln \frac{N'_D n_i(\text{SiGe})}{N_D n_i(\text{Si})} - (E_{i(\text{SiGe})} - E_{i(\text{Si})}), \quad (13)
 \end{aligned}$$

根据 (6) 式, (13) 式可以改写为

$$qV'_D = kT \ln \frac{N'_D n_i(\text{SiGe})}{N_D n_i(\text{Si})} - \frac{0.73x}{2}, \quad (14)$$

(14) 式表明了 SiGe/Si 的 nN 异质结电子势垒高度也与 nN 异质结两端的掺杂浓度、材料的禁带宽度、温度以及 Ge 含量有关. 当温度一定时, N 区的掺杂浓度越低, n 区的掺杂浓度越高, 电子势垒高度越小; n 区的禁带宽度越大, 本征载流子浓度越小, 电子势垒高度也越小; N 区的禁带宽度越小, 本征载流子浓度越大, 电子势垒高度也越小; Ge 含量越小, 电子势垒高度越小.

假设 $N'_D = 10^{19} \text{ cm}^{-3}$, $N_D = 10^{15} \text{ cm}^{-3}$, Ge 含量为 0.2, 在室温下可以计算出 SiGe/Si 的 nN 异质结势垒高度 $qV'_D = 0.2 \text{ V}$. 对于 Si/Si 和 SiGe/SiGe 的 nN 同质结电子势垒高度可以参照前面的分析得:

$$qV'_{D1,2} = E_{FN} - E_{Fn} = kT \ln \frac{N'_D}{N_D}, \quad (15)$$

通过计算可得 Si/Si 的 nN 同质结电子势垒高度 $qV'_{D1} = 0.24 \text{ eV}$, SiGe/SiGe 的 nN 同质结电子势垒高度 $qV_{D2} = 0.733 \text{ V}$. 由此可见, 在相同条件下, Si/SiGe 的 nN 结电子势垒高度最小, SiGe/SiGe 的电子势垒高度其次, Si/Si 的电子势垒高度最大.

当 PIN 器件外加正向偏压 V (P 区接正极, N 区接负极) 时, 破坏了载流子的扩散运动和漂移运动之间原有的平衡, 使得 PIN 器件处于非平衡状态. 由于 I 区内掺杂浓度很小, 电阻很大, 而 P 区和 N 区中的掺杂浓度很大, 电阻很小, 因此外加正向偏压基本落在了 I 区内. 正向偏压在 I 区中产生了与内建电场方向相反的电场, 因而减弱了 I 区中的电场强度, 减少了空间电荷, 所以势垒高度降低. 由于平衡状态下 Si/SiGe/Si 的 Pn 异质结空穴势垒高度和 nN 异质结电子势垒高度小于 SiGe-OI 和 SOI 的势垒高度, 因此 Si/SiGe/Si 的势垒高度最先被拉

平, 从而使得 Si/SiGe/Si 的 PIN 器件在相同外加电压下, I 区具有更大的载流子注入.

3 仿真结果与分析

根据前期优化的结构参数, 建立了 Si/SiGe/Si 双异质结 PIN 电学调制结构, 如图 2(a) 所示, 图 2(b) 为其横向方向上的掺杂浓度分布.




图 2 (网刊彩色) Si/SiGe/Si 双异质结 PIN 电学调制 (a) 结构; (b) 掺杂仿真

Fig. 2. (color online) The simulation of the PIN electrical modulation: (a) Structure; (b) doping of Si/SiGe/Si double heterojunction.

当 PIN 器件两端不加电压时, 器件处于平衡状态, 仿真出的 Si/SiGe/Si 双异质结 PIN 器件能带如图 3(a) 所示, 为了对比分析, 也模拟了 SiGe-OI 和 SOI 的 PIN 器件能带, 分别如图 3(b) 和图 3(c) 所示. 从图 3 中可以看出 Si/SiGe/Si 双异质结的空穴势垒高度和电子势垒高度均低于另外两种结构, 更加易于载流子的注入.

当 PIN 器件外加正向电压时, 此时器件处于非平衡状态, 随着正向电压的升高, 结处的弯曲变小, 势垒高度降低. 由于 Si/SiGe/Si 双异质结在平衡状态下具有更小的势垒高度, 因此当外加正向

电压后, 该器件的势垒高度最先被拉平. 当PIN器件两端的正向电压为1 V时, Si/SiGe/Si双异质结的能带仿真如图4(a)所示. 从图4(a)中可以看出P-I异质结的空穴势垒和I-N异质结的电子势垒非常小, 几乎被拉平, 这与Si/SiGe/Si双异质结能带理论分析相一致. 同样在1 V正向电压的作用

下, SiGe-OI和SOI的空穴势垒和电子势垒较大, 如图4(b)和图4(c)所示, P-I结的空穴和I-N结的电子势垒分别阻挡了P区空穴和N区电子向I区的注入, 因此在相同外加电压时, Si/SiGe/Si双异质结的PIN结构在I区中具有比SiGe-OI和SOI的PIN结构更高的载流子注入密度.




图3 (网刊彩色) 三种PIN电学调制结构的能带仿真 (a) Si/SiGe/Si双异质结; (b) SiGe-OI; (c) SOI
Fig. 3. (color online) The band simulation of the three PIN modulation structure: (a) Si/SiGe/Si double heterojunction; (b) SiGe-OI; (c) SOI.




图4 (网刊彩色) 1 V偏压下三种PIN电学调制结构的能带仿真 (a) Si/SiGe/Si双异质结; (b) SiGe-OI; (c) SOI
Fig. 4. (color online) At 1 biased voltage the band simulation of the three PIN modulation structure: (a) Si/SiGe/Si double heterojunction; (b) SiGe-OI; (c) SOI.

为了进一步表明Si/SiGe/Si双异质结具有更高的载流子密度,模拟了1 V正向电压下的三种PIN电学调制结构的载流子密度分布,如图5所示.图5(a)和图5(b)分别为电子密度分布和空穴密度分布,图5中蓝色线条、红色线条和黑色线条分别代表Si/SiGe/Si双异质结、SiGe-OI和SOI电学调制结构的载流子密度分布,图5横坐标代表PIN器件的横向尺寸,纵坐标代表载流子密度,中心位置 ± 0.25 处为调制区域.从图5中可以看出,SOI结构的中心位置(调制区)载流子密度为 $1 \times 10^{18} \text{ cm}^{-3}$,SiGe-OI结构的中心位置载流子密度较高为 $1.8 \times 10^{18} \text{ cm}^{-3}$,而Si/SiGe/Si双异质结的中心位置载流子密度达到了 $8 \times 10^{18} \text{ cm}^{-3}$,比SOI结构的载流子密度高了800%,比SiGe-OI结构的载流子密度高了340%.由此可见, Si/SiGe/Si双异质结的载流子密度远远高于SOI和SiGe-OI的载流子密度,当调制所需的载流子注入密度一定时, Si/SiGe/Si双异质结可以在更低的调制电压下

到调制所需的载流子注入密度,因此在相同调制效果下, Si/SiGe/Si双异质结的电光调制器具有更低的调制功耗.

4 结 论

为了研究一种新型Si/SiGe/Si双异质结PIN电学调制结构的调制机理,本文基于单异质结能带理论,定量分析了该新型结构中双异质结的势垒高度变化,给出了双异质结势垒高度的定量公式,从机理上给出了该新型结构载流子注入增强的原因.借助仿真平台,模拟了新型Si/SiGe/Si双异质结PIN电学调制结构和基于SiGe-OI和SOI两种材料的PIN电学调制结构的三种能带分布,以及三种结构的能带及电压与注入载流子密度的关系.通过对比分析发现,1 V调制电压下, Si/SiGe/Si双异质结的载流子密度达到了 $8 \times 10^{18} \text{ cm}^{-3}$,比SOI结构的载流子密度高了800%,比SiGe-OI结构的载流子密度高了340%.该结果表明当调制所需的载流子注入密度一定时, Si/SiGe/Si双异质结可以在更低的调制电压下达到调制所需的载流子注入密度,因此在相同调制效果下, Si/SiGe/Si双异质结的电光调制器具有更低的调制功耗,是一种替代传统SOI和SiGe-OI电光调制器的理想器件.




图5 (网刊彩色) 1 V偏压下三种PIN电学调制结构的载流子密度分布 (a) 电子密度分布; (b) 空穴密度分布

Fig. 5. (color online) At 1 biased voltage the carrier density distribution of the three PIN modulation structure: (a) Electron density distribution; (b) hole density distribution.

参考文献

- [1] Yang L, Ding J F 2014 *J. Lightwave Technol.* **32** 966
- [2] Xu H, Li X Y, Xiao X 2014 *IEEE J. Sel. TOP. Quant.* **20** 3400110
- [3] Liu Y, Yu B, He B, Zhang G F, Xiao L T, Jia S T 2014 *Chin. Phys. B* **23** 010101
- [4] Chen M J, Cheng J, Li M Q, Xiao Y 2012 *Chin. Phys. B* **21** 064212
- [5] Liang S, Mei Z X, Du X L 2012 *Chin. Phys. B* **21** 067306
- [6] Hua W, Liu S X 2014 *Chin. Phys. B* **23** 020309
- [7] Akiyama S, Imai M, Baba, T Png 2013 *IEEE J. Sel. TOP. Quant.* **19** 3401611
- [8] Qiu C, Xiao S, Yang B 2013 *Optik* **124** 3436
- [9] Liu A, Jones R, Liao L 2014 *Nature* **4** 615
- [10] Tu X, Zuo Y, Chen S 2008 *Laser Phys.* **18** 438
- [11] Wu P, Clarke R E, Novak J 2013 *IEEE J. Sel. TOP. Quant.* **19** 7900109
- [12] Rouified M S 2014 *IEEE J. Sel. TOP. Quant.* **20** 3400207
- [13] Li Y M, Liu Z, Xue C L 2013 *Acta Phys. Sin.* **62** 114208 (in Chinese) [李亚明, 刘智, 薛春来 2013 物理学报 **62** 114208]
- [14] Feng S, Gao Y 2014 *Chin. J. Semiconductors* **35** 074010

- [15] Feng S, Jiang R K, Gao Y 2014 *International Conference on Photonics and Optical Engineering* Xi'an, China, October 13–15, 2014 CP300–294
- [16] Feng S, Jiang R K, Gao Y 2014 *International Conference on Optical Communications and Networks* Suzhou, China, November 9–10, 2014 6987152
- [17] Feng S 2015 *Chinese Patent* 2015105629372[P] [2015-9-8] (in Chinese) [冯松 2015 中国专利 2015105629372[P] [2015-9-8]]
- [18] Rickman A 2014 *Nat. Photonics* **8** 579
- [19] Gao Y, Feng S, Yang Y 2008 *The 9th International Conference on Solid-State and Integrated-Circuit Technology* Beijing, China, October 10–13, 2008 p1058
- [20] Feng S, Gao Y 2014 *Journal of Optoelectronics-Laser* **25** 870 (in Chinese) [冯松, 高勇 2014 光电子激光 **25** 870]
- [21] Chang Y M, Dai C L, Cheng T C 2008 *Appl. Surf. Sci.* **254** 3105
- [22] Xing Y R 1985 *Chinese Journal of Semiconductors* **6** 362 (in Chinese) [邢益荣 1985 半导体学报 **6** 362]
- [23] People R, Bean J C 1986 *Appl. Phys. Lett.* **48** 538
- [24] Liu E K 2008 *Semiconductor Physics* (Vol. 5) (Beijing: Publishing House Of Electronics Industry) p185 (in Chinese) [刘恩科 2008 半导体物理学 (北京: 电子工业出版社) 第 185 页]

Analysis of Si/SiGe/Si double heterojunction band of a novel structure of PIN electronic modulation*

Feng Song[†] Xue Bin Li Lian-Bi Zhai Xue-Jun Song Li-Xun Zhu Chang-Jun

(School of Science, Xi'an Polytechnic University, Xi'an 710048, China)

(Received 27 October 2015; revised manuscript received 17 November 2015)

Abstract

PIN is a common structure of electrical modulation in electro-optic modulator, and the performance of the electro-optic modulator is directly affected by the carrier injection in PIN structure. In previous studies, we have invented a novel structure of PIN electronic modulation based on SOI material. In the new structure, the SiGe material is adopted in the waveguide zone, therefore the double heterojunction PIN structure is formed in the horizontal direction. The carrier injection efficiency can be enhanced in the novel structure, and the power consumption could be reduced. In order to further study the modulation mechanism of the novel structure, based on the single heterojunction band theory, the barrier heights of the double heterojunction are analyzed, and the quantitative formulas of the barrier heights of the double heterojunction are given. It is shown that the barrier heights of the double heterojunction are related to the doping concentration, the band gap of material, the temperature, and the Ge content. The bands are compared between the novel structure, SiGe-OI structure and SOI structure to analyze the reason why the carrier injection of the novel structure could be enhanced. In the same conditions, the barrier heights of Si/SiGe/Si double heterojunction are minimal values, and those of SiGe and Si materials are second minimal value and maximal value, respectively. When the PIN device is set at a forward biased voltage (P region is the anode, and N region is the cathode), the balance between the carrier diffusion and the carrier drift is broken, and the PIN device is in a non-equilibrium state. According to the quantitative formula of the barrier heights of the double heterojunction, the barrier heights of Si/SiGe/Si double heterojunction are lower than that of SiGe-OI material, and the barrier height of SiGe material is lower than that of SOI material. It is shown that the barrier heights of Si/SiGe/Si double heterojunction could be flattened at first, so its PIN structure has the higher carrier injection than those of SiGe-OI and SOI under the same conditions. Finally, the band distribution of the novel structure and the relationships between the band distribution, the modulation voltage and the carrier injection are simulated. The results show that when the modulation voltage is 1 V, the carrier density of the novel structure arrives at $8 \times 10^{18} \text{ cm}^{-3}$, which is 800% higher than that of SOI structure, and 340% higher than that of SiGe-OI structure. The advantages of the novel structure are further indicated, and the correctness of the theoretical analysis is also verified.

Keywords: photoelectronic device, electro-optic modulator, SiGe, band of heterojunction

PACS: 42.30.Lr, 42.70.-a, 73.40.Lq

DOI: 10.7498/aps.65.054201

* Project supported by the National Natural Science Foundation of China (Grant No. 61204080), the Shanxi Provincial Higher Education Teaching Reform Project, China (Grant No. 15JK1292), the Doctoral Program Foundation of Xi'an Polytechnic University of China (Grant Nos. BS1128, BS1436), the Graduate Education "Quality Project" of Xi'an Polytechnic University of China (Grant No. 15yz110), and the Special Funds of Key Disciplines Construction Project of Ordinary Universities of Shanxi Province, China (Grant No. (2008) 169).

[†] Corresponding author. E-mail: vonfengs@163.com