# 物理学报 Acta Physica Sinica



一种新型 Si/SiGe/Si 双异质结 PIN 电学调制结构的异质结能带分析 冯松 薛斌 李连碧 翟学军 宋立勋 朱长军

Analysis of Si/SiGe/Si double heterojunction band of a novelstructure of PIN electronic modulation

Feng Song Xue Bin Li Lian-Bi Zhai Xue-Jun Song Li-Xun Zhu Chang-Jun

引用信息 Citation: Acta Physica Sinica, 65, 054201 (2016) DOI: 10.7498/aps.65.054201 在线阅读 View online: http://dx.doi.org/10.7498/aps.65.054201 当期内容 View table of contents: http://wulixb.iphy.ac.cn/CN/Y2016/V65/I5

您可能感兴趣的其他文章 Articles you may be interested in

## 后退火增强氢化非晶硅钝化效果的研究

Investigation of post-annealing enhancement effect of passivation quality of hydrogenated amorphous silicon

物理学报.2015, 64(19): 198801 http://dx.doi.org/10.7498/aps.64.198801

Bathocuproine/Ag复合电极对于聚合物光伏器件效率和稳定性的影响 Effects of bathocuproine/Ag composite anode on the performances of stability polymer photovoltaic devices

http://dx.doi.org/10.7498/aps.64.108801 物理学报.2015, 64(10): 108801

铜锌锡硫薄膜材料及其器件应用研究进展

Progress of application research on Cu<sub>2</sub>ZnSnS<sub>4</sub> thin film and its device 物理学报.2015,64(6):068801 http://dx.doi.org/10.7498/aps.64.068801

钙钛矿太阳能电池中电子传输材料的研究进展

progress in electron-transport materials in application of perovskite solar cells 物理学报.2015, 64(3): 038802 http://dx.doi.org/10.7498/aps.64.038802

铁电半导体耦合光伏器件的历史与最新进展

History and latest development of ferroelectric-semiconductor coupled photovoltaic devices 物理学报.2015, 64(3): 038807 http://dx.doi.org/10.7498/aps.64.038807

# 一种新型Si/SiGe/Si双异质结PIN电学调制结构 的异质结能带分析<sup>\*</sup>

冯松† 薛斌 李连碧 翟学军 宋立勋 朱长军

(西安工程大学理学院,西安 710048)

(2015年10月27日收到;2015年11月17日收到修改稿)

PIN 结构是电光调制器中常见的一种电学调制结构,该结构中载流子注入效率直接影响着电光调制器的性能.在前期的研究中,我们在 SOI 材料的基础上提出了一种新型 Si/SiGe/Si 双异质结 PIN 电学调制结构,可以有效提高载流子注入效率,降低调制功耗.为了进一步研究这种新型调制器结构的调制机理,本文从单异质结能带理论出发,定量分析了该新型结构中双异质结的势垒高度变化,给出了双异质结势垒高度的定量公式;将新型结构与 SiGe-OI 和 SOI 两种 PIN 电学调制结构进行能带对比,分析了该新型结构载流子注入增强的原因;最后模拟了新型结构的能带分布,以及能带和调制电压与注入载流子密度的关系.与 SiGe-OI 和 SOI 两种 PIN 电学调制结构进行对比发现,1 V 调制电压下,新型结构的载流子密度达到了 8 × 10<sup>18</sup> cm<sup>-3</sup>,比 SOI 结构的载流子密度高了 800%,比 SiGe-OI 结构的载流子密度高了 340%,进一步说明了该新型结构的优越性,并且验证了理论分析的正确性.

关键词:光电子器件,电光调制器,锗硅,异质结能带 **PACS:** 42.30.Lr, 42.70.-a, 73.40.Lq

#### **DOI:** 10.7498/aps.65.054201

### 1引言

21世纪是一个能源紧缩的时代,各个行业领 域都面临着能源危机,各种新能源的研究都是各个 国家的最新课题,光电子技术的研究就是其中一个 重要的方向.在光电子集成当中,电光调制器是一 个非常重要的器件,它担负着光信号和电信号的 转换<sup>[1,2]</sup>.单光子调制器<sup>[3]</sup>、聚合物晶体调制器<sup>[4]</sup>、 ZnO薄膜调制器<sup>[5]</sup>与非线性光学调制器<sup>[6]</sup>都是目 前非常热的研究方向.对于传统硅基电光调制器 的研究也有许多,常见的电学调制结构主要有 PIN 结构<sup>[7]</sup>、反向 PN 结构<sup>[8]</sup>和 MOS 结构<sup>[9]</sup> 三种,由于 PIN 结构在较小的正向偏压下,载流子密度变化很 大,而且本征区的载流子分布比较均匀,使得这种 结构的电光调制器有很高的调制效率<sup>[10]</sup>.在PIN 器件调制的过程中,波导区的载流子密度是一个关 键参数,当注入波导区的载流子密度越大,折射率 的改变也越大,光电调制器也越容易发生调制.

传统增大载流子密度的方法是提高外部的调制电压,但这会带来功耗的增大,也不利于光电 集成.为了减小功耗,人们逐渐把目光转向了硅 基SiGe电光调制器,虽然目前该领域的研究较少, 但有逐渐增加的趋势.美国伦斯勒理工学院利用 SiGe异质结制作出了调制带宽为30 dB/s的电光 调制器,其器件长度仅为22.6 μm<sup>[11]</sup>.法国的巴黎 十一大学,进一步的减小了SiGe电光调制器的功 耗,制作出的电光调制器的插入损耗为4 dB,调制 功耗为59 fJ/bit<sup>[12]</sup>.中国科学院半导体研究所利 用Si<sub>0.75</sub>Ge<sub>0.25</sub>/Si/Si<sub>0.5</sub>Ge<sub>0.5</sub>不对称超晶格材料制

<sup>\*</sup> 国家自然科学基金(批准号: 61204080)、陕西省教育厅科研计划(批准号: 15JK1292)、西安工程大学博士科研启动基金(批准号: BS1128, BS1436)、西安工程大学研究生教育"质量工程"项目(批准号: 15yzl10)和陕西省普通高校重点学科建设专项资金建设项目(批准号: (2008) 169)资助的课题.

<sup>†</sup>通信作者. E-mail: vonfengs@163.com

<sup>© 2016</sup> 中国物理学会 Chinese Physical Society

作了电光调制器,器件设计采用 PIN 电学结构,样 品长度为920 μm,测量得到的插入损耗为-40 dB, 端面反射镜构成法布里-珀罗 (FP) 腔的输出消光 比为2.5 dB,材料的电光效应为0.158 pm/V<sup>[10]</sup>, 基于 Franz-Keldysh 效应设计的 SiGe 光电调制器, 3 dB带宽可达 64 GHz, 消光比为8.8 dB, 而插损仅 为2.7 dB<sup>[13]</sup>.

SiGe材料在电光调制器中的引入降低了功耗, 但是单纯依靠SiGe材料仍不能大幅度的降低功耗, 为了改善光电调制器的调制性能,前期我们进行了 许多关于SiGe光波导和调制器的研究<sup>[14–16]</sup>,并在 SOI材料的基础上提出了一种新型Si/SiGe/Si双 异质结PIN电学调制结构<sup>[17]</sup>,可以有效提高载流 子注入效率,降低调制功耗.这种新型Si/SiGe/Si 双异质结PIN电学调制结构可以在较小的调制电 压下得到较大的载流子注入效率,不仅增加了调制 区的载流子密度,更加易于调制,而且可以有效降 低调制电压,减小调制功耗,是一种理想的新型电 光调制器.

为了进一步研究这种新型调制器结构的调制 机理,本文从异质结能带理论出发,分析了新型结 构中的双异质结能带关系,定量分析了新型结构中 双异质结的势垒高度变化,给出了双异质结势垒高 度的定量公式,并通过与SiGe-OI和SOI两种PIN 电学调制结构的能带对比,分析了新型结构载流子 注入增强的原因.最后借助仿真软件模拟了新型结 构的能带分布、以及能带和调制电压与注入载流子 密度的关系,并与SiGe-OI和SOI两种PIN电学调 制结构进行对比,验证了理论分析的正确性.

2 调制结构与能带分析

传统 SOI 基的 PIN 调制结构如图1(a) 所示, 它利用了 SOI 材料高折射率差的优点,可以对波 导区的光束进行有效限制<sup>[18]</sup>.为了进一步提高波 导的折射率,可以采用图1(b)的结构,通过 SiGe-OI 材料来代替 SOI 材料,波导的性能可以得到有效 的提升<sup>[19]</sup>.为了得到更大的注入载流子密度,本文 提出了一种 Si/SiGe/Si 双异质结的 PIN 电学调制 结构如图1(c) 所示,通过在波导区内采用了 SiGe 材料,在横向方向上形成了双异质结的 PIN 结构.

根据前期波导结构的研究<sup>[20]</sup>,选择单模单偏的波导结构参数为:内脊高 H = 220 nm,外脊

高 h = 50 nm, 波导宽度 W = 450 nm, 有源区 掺杂浓度  $N_{\rm P}^+ = N_{\rm N}^+ = 10^{19}$  cm<sup>-3</sup>, I区掺杂浓度  $n = 10^{15}$  cm<sup>-3</sup>, Ge 含量为 x = 0.2. 以下内容中, 能带的理论分析和仿真都采用了该结构参数.



图 1 三种电学调制结构 (a) SOI; (b) SiGe-OI; (c) Si/SiGe/Si 双异质结

Fig. 1. The three electrical modulation structure: (a) SOI; (b) SiGe-OI; (c) Si/SiGe/Si double heterojunction.

由于 SiGe 晶格常数较大,而且存在晶格应力 的原因<sup>[21]</sup>,使得 SiGe 的禁带宽度小于 Si 的禁带宽 度,因此当 SiGe 与 Si 组成异质结时,二者之间存在 能带间隙.根据掺杂和材料的不同,SiGe/Si 异质结 有多种形式的能带分布,同时晶向也对能带的分布 有影响<sup>[22]</sup>,(100)晶向的 Si(SiGe)材料的电子亲和 能与功函数均高于(110)和(111)晶向的材料,因此 (100)晶向的 Si(SiGe)材料的势垒高度也与(110) 和(111)晶向的材料不同,本文中 Si/SiGe/Si 双异 质结的能带结构是以(100)晶向进行分析.

本文中的PIN器件是由高掺杂的P型Si、低掺杂的n型SiGe和高掺杂的N型Si组成的(大写的P和N代表宽禁带半导体材料,小写的n代表窄禁带的半导体材料),因此PIN器件就可以等效的看成是由一个Pn异质结和一个nN异质结构成.由于 PIN器件工作时,n区中的载流子主要分别来源于 P区的空穴和N区的电子,而势垒高度是影响空穴和电子注入的关键,因此需要分析Si/SiGe/Si双异质结这种PIN器件中Pn异质结的空穴势垒高度和 nN异质结的电子势垒高度.

首先分析平衡状态下Si/SiGe的Pn异质结空 穴势垒高度.由于P区和n区的费米能级不同,为 了使平衡时的费米能级处处相等,在P区和n区的 空间电荷区内引入一个势垒高度qVD,这个qVD弥 补了P区和n区的费米能级差值,因此Pn异质结 的空穴势垒高度可以表示为

$$-qV_{\rm D} = E_{\rm FP} - E_{\rm Fn},\tag{1}$$

式中 $E_{FP}$ 表示P区Si的费米能级, $E_{Fn}$ 表示n区SiGe的费米能级. 令 $p_{P0}$ 和 $p_{n0}$ 分别表示P区和N区的平衡空穴浓度,可以得到:

$$p_{\rm P0} = n_{\rm i(Si)} \exp\left(\frac{E_{\rm i(Si)} - E_{\rm FP}}{k_0 T}\right),\tag{2}$$

$$p_{\rm n0} = n_{\rm i(SiGe)} \exp\left(\frac{E_{\rm i(SiGe)} - E_{\rm Fn}}{k_0 T}\right), \quad (3)$$

式中 $n_{i(Si)}$ 和 $n_{i(SiGe)}$ 分別表示Si和SiGe的本征载 流子浓度, $E_{i(Si)}$ 和 $E_{i(SiGe)}$ 分別表示Si和SiGe的 本征费米能级, $k_0$ 表示玻尔兹曼常数,T表示绝对 温度.通过(3)式除以(2)式,并取对数可得:

$$\ln \frac{p_{\rm n0}}{p_{\rm P0}} = \frac{E_{\rm i(SiGe)} - E_{\rm Fn} - E_{\rm i(Si)} + E_{\rm FP}}{k_0 T} \times \ln \frac{n_{\rm i(SiGe)}}{n_{\rm i(Si)}}.$$
(4)

对于P区的空穴浓度可以近似表示为 $p_{P0} \approx N_A$ ,对于n区的空穴浓度也可以表示为: $p_{n0} \approx n_{i(SiGe)}^2/N_D$ ,因此可得:

$$-qV_{\rm D} = E_{\rm FP} - E_{\rm Fn}$$

$$= -k_0T \ln \frac{p_{\rm n0}/p_{\rm P0}}{n_{\rm i(SiGe)}/n_{\rm i(Si)}}$$

$$- \left(E_{\rm i(SiGe)} - E_{\rm i(Si)}\right)$$

$$= -k_0T \ln \frac{\left(n_{\rm i(SiGe)}^2/N_{\rm D}\right)/N_{\rm A}}{n_{\rm i(SiGe)}/n_{\rm i(Si)}}$$

$$- \left(E_{\rm i(SiGe)} - E_{\rm i(Si)}\right)$$

$$= -k_0T \ln \frac{n_{\rm i(Si)}n_{\rm i(SiGe)}}{N_{\rm D}N_{\rm A}}$$

$$- \left(E_{\rm i(SiGe)} - E_{\rm i(Si)}\right). \quad (5)$$

已知 $E_{i} = (E_{C} + E_{V})/2$ ,又根据参考文献[23]可知 Si 材料和SiGe材料之间的禁带差值主要来源于价 带的差值 $\Delta E_V$ ,导带的差值 $\Delta E_C$ 可以忽略,且

$$\Delta E_{\rm V} = 0.73x \quad \text{eV},\tag{6}$$

因此(5)式可以改写为

$$-qV_{\rm D} = -k_0 T \ln \frac{n_{\rm i(Si)} n_{\rm i(SiGe)}}{N_{\rm D} N_{\rm A}} - \frac{0.73x}{2}.$$
 (7)

(7) 式表明了 Si/SiGe 的 Pn 异质结空穴势垒高度和 Pn 异质结两端的掺杂浓度、材料的禁带宽度、温 度以及 Ge 含量有关. 当温度一定时, Pn 异质结两 端的掺杂浓度越低, 空穴势垒高度越小; 禁带宽度 越小, 本征载流子浓度越大, 空穴势垒高度也越小; Ge 含量越大, 空穴势垒高度越小.

假设  $N_{\rm A} = 10^{19} \text{ cm}^{-3}$ ,  $N_{\rm D} = 10^{15} \text{ cm}^{-3}$ , Ge 含量为 0.2, 在室温下可以计算出 Si/SiGe 的 Pn 异 质结空穴势垒高度  $-qV_{\rm D} = 0.7 \text{ eV}$ . 对于 Si/Si 和 SiGe/SiGe 的 Pn 同质结势垒高度可以根据 (8) 式 进行分析 <sup>[24]</sup>,

$$-qV_{\rm D1,2} = E_{\rm FP} - E_{\rm Fn} = -kT\ln\frac{n_{\rm i}^2}{N_{\rm D}N_{\rm A}},\qquad(8)$$

通过计算可得Si/Si的Pn同质结势垒高度  $-qV_{D1} = 0.82$  eV, SiGe/SiGe的Pn同质结势垒 高度 $-qV_{D2} = 0.733$  eV. 由此可见相同条件下, Si/SiGe的Pn异质结势垒高度最小, SiGe/SiGe的 势垒高度其次, Si/Si的势垒高度最大.

接下来分析平衡状态下 SiGe/Si的 nN 异质结 电子势垒高度. nN 异质结属于同型异质结,它的电 子势垒高度  $qV'_{\rm D}$  小于 Pn 异型异质结的空穴势垒高 度  $-qV_{\rm D}$ ,  $qV'_{\rm D}$  可以表示为

$$qV'_{\rm D} = E_{\rm FN} - E_{\rm Fn},\tag{9}$$

式中*E*<sub>FN</sub>表示N区Si的费米能级.同样令*n*<sub>N0</sub>表示N区的平衡电子浓度,*n*<sub>n0</sub>表示n区的平衡电子浓度,*n*<sub>n0</sub>表示n区的平衡电子浓度,可以得到:

$$n_{\rm N0} = n_{\rm i(Si)} \exp\left(\frac{E_{\rm FN} - E_{\rm i(Si)}}{kT}\right),\tag{10}$$

$$n_{\rm n0} = n_{\rm i(SiGe)} \exp\left(\frac{E_{\rm Fn} - E_{\rm i(SiGe)}}{kT}\right),\qquad(11)$$

通过(10)式除以(11)式,并取对数可得:

$$\ln \frac{n_{\rm N0}}{n_{\rm n0}} = \frac{E_{\rm FN} - E_{\rm i(Si)} - E_{\rm Fn} + E_{\rm i(SiGe)}}{kT}$$
$$\times \ln \frac{n_{\rm i(Si)}}{n_{\rm i(SiGe)}}.$$
(12)

对于N区的电子浓度可以近似表示为:  $n_{N0} = N'_D$ , 对于n区的电子浓度可以近似表示为:  $n_{n0} = N_D$ ,

因此可得:

$$qV'_{\rm D} = E_{\rm FN} - E_{\rm Fn}$$

$$= kT \ln \frac{n_{\rm N0}/n_{\rm n0}}{n_{\rm i(Si)}/n_{\rm i(SiGe)}} - \left(E_{\rm i(SiGe)} - E_{\rm i(Si)}\right)$$

$$= kT \ln \frac{N'_{\rm D}/N_{\rm D}}{n_{\rm i(Si)}/n_{\rm i(SiGe)}} - \left(E_{\rm i(SiGe)} - E_{\rm i(Si)}\right)$$

$$= kT \ln \frac{N'_{\rm D}n_{\rm i(Si)}}{N_{\rm D}n_{\rm i(Si)}} - \left(E_{\rm i(SiGe)} - E_{\rm i(Si)}\right), \quad (13)$$

根据(6)式,(13)式可以改写为

$$qV'_{\rm D} = kT \ln \frac{N'_{\rm D} n_{\rm i(SiGe)}}{N_{\rm D} n_{\rm i(Si)}} - \frac{0.73x}{2}, \qquad (14)$$

(14) 式表明了 SiGe/Si的 nN 异质结电子势垒高度 也与 nN 异质结两端的掺杂浓度、材料的禁带宽度、 温度以及 Ge 含量有关. 当温度一定时, N 区的掺杂 浓度越低, n 区的掺杂浓度越高, 电子势垒高度越 小; n 区的禁带宽度越大, 本征载流子浓度越小, 电 子势垒高度也越小; N 区的禁带宽度越小, 本征载 流子浓度越大, 电子势垒高度也越小; Ge 含量越小, 电子势垒高度越小.

假设 $N'_{\rm D} = 10^{19} \text{ cm}^{-3}$ ,  $N_{\rm D} = 10^{15} \text{ cm}^{-3}$ , Ge含量为0.2,在室温下可以计算出SiGe/Si的nN异质结势全高度 $qV'_{\rm D} = 0.2$  V.对于Si/Si和SiGe/SiGe的nN同质结电子势全高度可以参照前面的分析得:

$$qV'_{\rm D1,2} = E_{\rm FN} - E_{\rm Fn} = kT\ln\frac{N'_{\rm D}}{N_{\rm D}},$$
 (15)

通过计算可得Si/Si的nN同质结电子势全高度  $qV'_{D1} = 0.24$  eV, SiGe/SiGe的nN同质结电子势 全高度 $qV_{D2} = 0.733$  V.由此可见,在相同条件下, Si/SiGe的nN结电子势全高度最小,SiGe/SiGe的 电子势全高度其次,Si/Si的电子势全高度最大.

当PIN器件外加正向偏压V(P区接正极,N区 接负极)时,破坏了载流子的扩散运动和漂移运动 之间原有的平衡,使得PIN器件处于非平衡状态. 由于I区内掺杂浓度很小,电阻很大,而P区和N 区中的掺杂浓度很大,电阻很小,因此外加正向偏 压基本落在了I区内.正向偏压在I区中产生了与 内建电场方向相反的电场,因而减弱了I区中的电 场强度,减少了空间电荷,所以势垒高度降低.由 于平衡状态下Si/SiGe/Si的Pn异质结空穴势垒高 度和 nN异质结电子势垒高度小于SiGe-OI和SOI 的势垒高度,因此Si/SiGe/Si的势垒高度最先被拉 平,从而使得Si/SiGe/Si的PIN器件在相同外加电压下,I区具有更大的载流子注入.

## 3 仿真结果与分析

根据前期优化的结构参数,建立了Si/SiGe/Si 双 异 质 结 PIN 电 学 调 制 结 构,如 图 2 (a) 所 示, 图 2 (b) 为其横向方向上的掺杂浓度分布.



图 2 (网刊彩色) Si/SiGe/Si 双异质结 PIN 电学调制 (a) 结构; (b) 掺杂仿真

Fig. 2. (color online) The simulation of the PIN electrical modulation: (a) Structure; (b) doping of Si/SiGe/Si double heterojunction.

当 PIN 器件两端不加电压时,器件处于平衡状态,仿真出的 Si/SiGe/Si 双异质结 PIN 器件能带如 图 3 (a) 所示,为了对比分析,也模拟了 SiGe-OI 和 SOI 的 PIN 器件能带,分别如图 3 (b) 和图 3 (c) 所示.从图 3 中可以看出 Si/SiGe/Si 双异质结的空穴势垒高度和电子势垒高度均低于另外两种结构,更加易于载流子的注入.

当 PIN 器件外加正向电压时,此时器件处于 非平衡状态,随着正向电压的升高,结处的弯曲变 小,势垒高度降低.由于 Si/SiGe/Si 双异质结在平 衡状态下具有更小的势垒高度,因此当外加正向 电压后,该器件的势垒高度最先被拉平.当PIN 器件两端的正向电压为1V时,Si/SiGe/Si双异质 结的能带仿真如图4(a)所示.从图4(a)中可以看 出P-I异质结的空穴势垒和I-N异质结的电子势垒 非常小,几乎被拉平,这与Si/SiGe/Si双异质结能 带理论分析相一致.同样在1V正向电压的作用



图 3 (网刊彩色) 三种 PIN 电学调制结构的能带仿真 (a) Si/SiGe/Si 双异质结; (b) SiGe-OI; (c) SOI Fig. 3. (color online) The band simulation of the three PIN modulation structure: (a) Si/SiGe/Si double heterojunction; (b) SiGe-OI; (c) SOI.

下,SiGe-OI和SOI的空穴势垒和电子势垒较大,如 图4(b)和图4(c)所示,P-I结的空穴和I-N结的电 子势垒分别阻挡了P区空穴和N区电子向I区的注 入,因此在相同外加电压时,Si/SiGe/Si双异质结 的PIN结构在I区中具有比SiGe-OI和SOI的PIN 结构更高的载流子注入密度.



图 4 (网刊彩色) 1 V 偏压下三种 PIN 电学调制结构的能带 仿真 (a) Si/SiGe/Si 双异质结; (b) SiGe-OI; (c) SOI Fig. 4. (color online) At 1 biased voltage the band simulation of the three PIN modulation structure: (a) Si/SiGe/Si double heterojunction; (b) SiGe-OI; (c) SOI.

为了进一步表明Si/SiGe/Si双异质结具有更 高的载流子密度,模拟了1V正向电压下的三种 PIN 电学调制结构的载流子密度分布,如图5所 示. 图5(a)和图5(b)分别为电子密度分布和空穴 密度分布,图5中蓝色线条、红色线条和黑色线 条分别代表Si/SiGe/Si双异质结、SiGe-OI和SOI 电学调制结构的载流子密度分布,图5横坐标代 表PIN器件的横向尺寸,纵坐标代表载流子密度, 中心位置±0.25处为调制区域. 从图5中可以看 出, SOI结构的中心位置(调制区)载流子密度为  $1 \times 10^{18}$  cm<sup>-3</sup>, SiGe-OI结构的中心位置载流子密 度较高为1.8×10<sup>18</sup> cm<sup>-3</sup>, 而Si/SiGe/Si 双异质结 的中心位置载流子密度达到了 $8 \times 10^{18}$  cm<sup>-3</sup>,比 SOI结构的载流子密度高了800%,比SiGe-OI结构 的载流子密度高了340%. 由此可见, Si/SiGe/Si双 异质结的载流子密度远远高于 SOI 和 SiGe-OI 的载 流子密度, 当调制所需的载流子注入密度一定时, Si/SiGe/Si 双异质结可以在更低的调制电压下达



图 5 (网刊彩色) 1 V 偏压下三种 PIN 电学调制结构的 载流子密度分布 (a) 电子密度分布; (b) 空穴密度分布

Fig. 5. (color online) At 1 biased voltage the carrier density distribution of the three PIN modulation structure: (a) Electron density distribution; (b) hole density distribution. 到调制所需的载流子注入密度,因此在相同调制效 果下,Si/SiGe/Si双异质结的电光调制器具有更低 的调制功耗.

#### 4 结 论

为了研究一种新型Si/SiGe/Si双异质结PIN 电学调制结构的调制机理,本文基于单异质结能带 理论,定量分析了该新型结构中双异质结的势垒高 度变化,给出了双异质结势垒高度的定量公式,从 机理上给出了该新型结构载流子注入增强的原因. 借助仿真平台,模拟了新型Si/SiGe/Si双异质结 PIN 电学调制结构和基于 SiGe-OI 和 SOI 两种材料 的 PIN 电学调制结构的三种能带分布, 以及三种结 构的能带及电压与注入载流子密度的关系. 通过对 比分析发现,1V调制电压下,Si/SiGe/Si 双异质结 的载流子密度达到了 $8 \times 10^{18}$  cm<sup>-3</sup>,比SOI结构的 载流子密度高了800%,比SiGe-OI结构的载流子 密度高了340%. 该结果表明当调制所需的载流子 注入密度一定时, Si/SiGe/Si 双异质结可以在更低 的调制电压下达到调制所需的载流子注入密度,因 此在相同调制效果下, Si/SiGe/Si 双异质结的电光 调制器具有更低的调制功耗,是一种替代传统SOI 和SiGe-OI电光调制器的理想器件.

#### 参考文献

- [1] Yang L, Ding J F 2014 J. Lightwave Technol. 32 966
- [2] Xu H, Li X Y, Xiao X 2014 IEEE J. Sel. TOP. Quant. 20 3400110
- [3] Liu Y, Yu B, He B, Zhang G F, Xiao L T, Jia S T 2014 *Chin. Phys. B* 23 010101
- [4] Chen M J, Cheng J, Li M Q, Xiao Y 2012 Chin. Phys. B 21 064212
- [5] Liang S, Mei Z X, Du X L 2012 Chin. Phys. B 21 067306
- [6] Hua W, Liu S X 2014 Chin. Phys. B 23 020309
- [7] Akiyama S, Imai M, Baba, T Png 2013 IEEE J. Sel. TOP. Quant. 19 3401611
- [8] Qiu C, Xiao S, Yang B 2013 Optik 124 3436
- [9] Liu A, Jones R, Liao L 2014 Nature 4 615
- [10] Tu X, Zuo Y, Chen S 2008 Laser Phys. 18 438
- [11] Wu P, Clarke R E, Novak J 2013 IEEE J. Sel. TOP. Quant. 19 7900109
- [12]~ Rouifed M S 2014  $I\!E\!E\!E\,J.$  Sel. TOP. Quant. 20 3400207
- [13] Li Y M, Liu Z, Xue C L 2013 Acta Phys. Sin. 62 114208
   (in Chinese) [李亚明, 刘智, 薛春来 2013 物理学报 62 114208]
- [14] Feng S, Gao Y 2014 Chin J. Semiconductors 35 074010

- [15] Feng S, Jiang R K, Gao Y 2014 International Coference on Photonics and Optical Engineering Xi'an, China, October 13–15, 2014 CP300–294
- [16] Feng S, Jiang R K, Gao Y 2014 International Conference on Optical Communications and Networks Suzhou, China, November 9–10, 2014 6987152
- [17] Feng S 2015 Chinese Patent 2015105629372[P] [2015-9-8] (in Chinese) [冯松 2015 中国专刊 2015105629372[P] [2015-9-8]]
- [18] Rickman A 2014 Nat. Photonics 8 579
- [19] Gao Y, Feng S, Yang Y 2008 The 9th International Conference on Solid-State and Integrated-Circuit Technol-

ogy Beijing, China, October 10–13, 2008 p1058

- [20] Feng S, Gao Y 2014 Journal of Optoelectronics-Laser
   25 870 (in Chinese) [冯松, 高勇 2014 光电子激光 25 870]
- [21] Chang Y M, Dai C L, Cheng T C 2008 Appl. Surf. Sci. 254 3105
- [22] Xing Y R 1985 Chinese Journal of Semiconductors 6 362 (in Chinese) [邢益荣 1985 半导体学报 6 362]
- [23] People R, Bean J C 1986 Appl. Phys. Lett. 48 538
- [24] Liu E K 2008 Semiconductor Physics (Vol. 5) (Beijing: Publishing House Of Electronics Industry) p185 (in Chinese) [刘恩科 2008 半导体物理学 (北京: 电子工业出版社) 第 185 页]

# Analysis of Si/SiGe/Si double heterojunction band of a novelstructure of PIN electronic modulation<sup>\*</sup>

Feng Song<sup>†</sup> Xue Bin Li Lian-Bi Zhai Xue-Jun Song Li-Xun Zhu Chang-Jun

(School of Science, Xi'an Polytechnic University, Xi'an 710048, China)

(Received 27 October 2015; revised manuscript received 17 November 2015)

#### Abstract

PIN is a common structure of electrical modulation in electro-optic modulator, and the performance of the electrooptic modulator is directly affected by the carrier injection in PIN structure. In previous studies, we have invented a novel structure of PIN electronic modulation based on SOI material. In the new structure, the SiGe material is adopted in the waveguide zone, therefore the double heterojunction PIN structure is formed in the horizontal direction. The carrier injection efficiency can be enhanced in the novel structure, and the power consumption could be reduced. In order to further study the modulation mechanism of the novel structure, based on the single heterojunction band theory, the barrier heights of the double heterojunction are analyzed, and the quantitative formulas of the barrier heights of the double heterojunction are given. It is shown that the barrier heights of the double heterojunction are related to the doping concentration, the band gap of material, the temperature, and the Ge content. The bands are compared between the novel structure, SiGe-OI structure and SOI structure to analyze the reason why the carrier injection of the novel structure could be enhanced. In the same conditions, the barrier heights of Si/SiGe/Si double heterojunction are minimal values, and those of SiGe and Si materials are second minimal value and maximal value, respectively. When the PIN device is set at a forward biased voltage (P region is the anode, and N region is the cathode), the balance between the carrier diffusion and the carrier drift is broken, and the PIN device is in a non-equilibrium state. According to the quantitative formula of the barrier heights of the double heterojunction, the barrier heights of Si/SiGe/Si double heterojunction are lower than that of SiGe-OI material, and the barrier height of SiGe material is lower than that of SOI material. It is shown that the barrier heights of Si/SiGe/Si double heterojunction could be flatten at first, so its PIN structure has the higher carrier injection than those of SiGe-OI and SOI under the same conditions. Finally, the band distribution of the novel structure and the relationships between the band distribution, the modulation voltage and the carrier injection are simulated. The results show that when the modulation voltage is 1 V, the carrier density of the novel structure arrives at  $8 \times 10^{18}$  cm<sup>-3</sup>, which is 800% higher than that of SOI structure, and 340% higher than that of SiGe-OI structure. The advantages of the novel structure are further indicated, and the correctness of the theoretical analysis is also verified.

Keywords: photoelectronic device, electro-optic modulator, SiGe, band of heterojunction PACS: 42.30.Lr, 42.70.–a, 73.40.Lq DOI: 10.7498/aps.65.054201

<sup>\*</sup> Project supported by the National Natural Science Foundation of China (Grant No. 61204080), the Shanxi Provincial Higher Education Teaching Reform Project, China (Grant No. 15JK1292), the Doctoral Program Foundation of Xi'an Polytechnic University of China (Grant Nos. BS1128, BS1436), the Graduate Education "Quality Project" of Xi'an Polytechnic University of China (Grant No. 15yzl10), and the Special Funds of Key Disciplines Construction Project of Ordinary Universities of Shanxi Province, China (Grant No. (2008) 169).

<sup>†</sup> Corresponding author. E-mail: vonfengs@163.com