搜索

x

留言板

尊敬的读者、作者、审稿人, 关于本刊的投稿、审稿、编辑和出版的任何问题, 您可以本页添加留言。我们将尽快给您答复。谢谢您的支持!

姓名
邮箱
手机号码
标题
留言内容
验证码

一种基于BSIM4的屏蔽栅沟槽MOSFET紧凑型模型

江逸洵 乔明 高文明 何小东 冯骏波 张森 张波

一种基于BSIM4的屏蔽栅沟槽MOSFET紧凑型模型

江逸洵, 乔明, 高文明, 何小东, 冯骏波, 张森, 张波
PDF
HTML
导出引用
  • 提出了一种基于BSIM4的屏蔽栅沟槽MOSFET紧凑型模型. 在直流模型中使用两端电势建立JFET区等效电阻模型, 并引入电子扩散区等效电阻, 解决了因忽视JFET区源端电势导致的电流存在误差的问题. 在电容模型中, 漏源电容模型在BSIM4的基础上添加了屏蔽栅-漏等效电容模型, 栅漏电容模型将栅漏偏置电压修改为栅极同栅-漂移区重叠区末端节点的电势差. 使用泊松方程求解该节点电势, 并引入栅氧厚度因子k1、屏蔽栅氧化层厚度因子k2、等效栅-漂移区重叠长度Lovequ和等效屏蔽栅长LSHequ对栅和屏蔽栅的结构进行等效, 以简化泊松方程的计算并确保该节点电势曲线的光滑性. 使用Verilog-A编写模型程序, 搭建实验平台测试屏蔽栅沟槽MOSFET的直流特性、电容特性和开关特性, 模型仿真结果与测试数据有较好的拟合, 验证了所建模型的有效性.
      通信作者: 乔明, qiaoming@uestc.edu.cn
    [1]

    Wang Y, Hu H F, Yu C H, Wei J T 2015 IET Power Electronics 8 678

    [2]

    Sarkar T, Sapp S, Challa A 2013 28th Annual IEEE Applied Power Electronics Conference and Exposition (APEC) Long Beach, USA, March 17−21, 2013 p507

    [3]

    Park C, Havanur S, Shibib A, Terrill K 2016 28th International Symposium on Power Semiconductor Devices and ICs (ISPSD) Prague, Czech Republic, June 12–16, 2016 p387

    [4]

    Tong C F, Cortes I, Mawby P A, Covington J A, Morancho F 2009 IEEE Spanish Conference on Electron Devices Santiago de Compostela Santiago de Compostela, Spain, February 11–13, 2009 p250

    [5]

    Choi W, Son D, Young S 2012 27th Annual IEEE Applied Power Electronics Conference and Exposition (APEC) Orlando, USA, February 5–9, 2012 p1676

    [6]

    Wang Y, Yu C H, Li M S, Cao F, Liu Y J 2017 IEEE Trans. Electron Devices 64 1455

    [7]

    Bao J, Qi H, Zhang J, Zhang Y, Hao Z 2011 6th IEEE Joint International Information Technology and Artificial Intelligence Conference Chongqing, China, August 20–22, 2011 p245

    [8]

    王磊, 杨华岳 2010 物理学报 59 0571

    Wang L, Yang Y H 2010 Acta Phys. Sin. 59 0571

    [9]

    Shi L, Jia K, Sun W 2013 IEEE Trans. Electron Devices 60 346

    [10]

    Tanaka A, Oritsuki Y, Kikuchihara H, Miyake M 2011 IEEE Trans. Electron Devices 58 2072

    [11]

    Victory J, Pearson S, Benczkowski S, Sarkar T, Jang H, Yazdi M B, Mao K 2016 28th International Symposium on Power Semiconductor Devices and ICs Prague, Czech Republic, June 12–16, 2016 p219

    [12]

    Xiao Y, Victory J, Pearson S, Sarkar T, Challa A, Dagan M, Collanton P, Andreev C 2019 34th Annual IEEE Applied Power Electronics Conference and Exposition Anaheim, USA, March 17–21, 2019 p508

    [13]

    Xi X, Dunga M, He J, Liu W, Cao K M, Jin X, Ou J J, Chan M, Niknejad A M http://cmosedu.com/cmos1/BSIM4_manual. pdf[2020-1-28]

    [14]

    巴利伽 B J 著 (韩郑生, 陆江, 宋李梅译) 2013 功率半导体器件基础 (北京: 电子工业出版社) 第197—198页

    Baliga B J (translated by Han Z S, Lu J, Song L M) 2013 Fundamentals of Power Semiconductor Devices (Beijing: Publishing House of Electronics Industry) pp197–198 (in Chinese)

    [15]

    Klein P 1997 IEEE Trans. Electron Devices 44 1483

    [16]

    Daniel B J, Parikh C D, Patil M B 2002 IEEE Trans. Electron Devices 49 916

    [17]

    Arribas A P, Shang F, Krishnamurthy M, Shenai K 2015 IEEE Trans. Electron Devices 62 1449

    [18]

    Ren M, Chen Z, Niu B, Cao X, Li S, Li Z, Zhang B 2016 IEEE International Nanoelectronics Conference (INEC) Chengdu, China, May 9–11, 2016 p1

    [19]

    Chauhan Y S, Gillon R, Declercq M, Ionescu A M 2007 37th European Solid State Device Research Conference Munich, Germany, September 11–13, 2007 p426

    [20]

    Shenai K 1991 IEEE Trans. Power Electron 6 539

    [21]

    Agarwal H, Gupta C, Goel R, Kushwaha P, Lin Y K, Kao M Y, Duarte J P, Chang H L, Chauhan Y S, Salahuddin S, Hu C 2019 IEEE Trans. Electron Devices 66 4258

    [22]

    Zhang W T, Ye L, Fang D, Qiao M, Xiao K, He B, Li Z, Zhang B 2019 IEEE Trans. Electron Devices 66 1416

  • 图 1  SGT MOS的等效电阻分布(a)和直流等效电路(b)

    Fig. 1.  (a) Distribution of equivalent resistance of SGT MOS; (b) equivalent DC circuit of SGT MOS.

    图 2  SGT MOS的电容和电荷的分布(a)及电容等效电路(b)

    Fig. 2.  (a) Distribution of capacitance and charge of SGT MOS; (b) equivalent capacitance circuit of SGT MOS.

    图 3  SGT MOS栅和屏蔽栅 (a) 等效前的结构示意图和 (b) 等效后的结构示意图

    Fig. 3.  Schematic diagrams of structure before equivalence (a) and after equivalence (b).

    图 4  25 ℃下的 (a) 转移特性曲线, (b) 跨导Gm曲线, (c) 输出特性曲线和 (d) 输出电导GDS曲线

    Fig. 4.  The curves of (a) transfer characteristic, (b) transconductance Gm, (c) output characteristic and (d) output conductance GDS at 25 ℃.

    图 5  150 ℃下的 (a) 转移特性曲线, (b) 跨导Gm曲线, (c) 输出特性曲线和 (d) 输出电导GDS曲线

    Fig. 5.  The curves of (a) transfer characteristic, (b) transconductance Gm, (c) output characteristic and (d) output conductance GDS at 150 ℃.

    图 6  电容-偏压变化曲线 (a) CGD-VDS曲线; (b) CGS-VDS曲线; (c) CDS-VDS曲线; (d) Ciss, Coss, Crss关于VDS的曲线

    Fig. 6.  Capacitance curves on bias voltage: (a) Curve of CGD on VDS; (b) curve of CGS on VDS; (c) curve of CDS on VDS; (d) curves of Ciss, Coss and Crss on VDS.

    图 7  开关特性验证 (a) 测试电路; (b) 工作电流Ion = 10 A下的开关特性曲线

    Fig. 7.  Verification of switching characteristic: (a) Switching characteristic test circuit; (b) switching characteristic curve at Ion = 10 A

    表 1  SGT MOS的尺寸

    Table 1.  The size of SGT MOS.

    参数名含义大小/μm
    tox栅氧厚度0.07
    ti屏蔽栅与漂移区间氧化层厚度0.18
    ts槽右侧漂移区宽度0.30
    tDB屏蔽栅底部与漂移区的距离0.07
    Lch沟道长度0.53
    Lov栅与漂移区重叠部分的长度0.10
    LDT栅与屏蔽栅间距0.52
    LSH屏蔽栅长度0.87
    Wcell元胞宽度1.20
    下载: 导出CSV
  • [1]

    Wang Y, Hu H F, Yu C H, Wei J T 2015 IET Power Electronics 8 678

    [2]

    Sarkar T, Sapp S, Challa A 2013 28th Annual IEEE Applied Power Electronics Conference and Exposition (APEC) Long Beach, USA, March 17−21, 2013 p507

    [3]

    Park C, Havanur S, Shibib A, Terrill K 2016 28th International Symposium on Power Semiconductor Devices and ICs (ISPSD) Prague, Czech Republic, June 12–16, 2016 p387

    [4]

    Tong C F, Cortes I, Mawby P A, Covington J A, Morancho F 2009 IEEE Spanish Conference on Electron Devices Santiago de Compostela Santiago de Compostela, Spain, February 11–13, 2009 p250

    [5]

    Choi W, Son D, Young S 2012 27th Annual IEEE Applied Power Electronics Conference and Exposition (APEC) Orlando, USA, February 5–9, 2012 p1676

    [6]

    Wang Y, Yu C H, Li M S, Cao F, Liu Y J 2017 IEEE Trans. Electron Devices 64 1455

    [7]

    Bao J, Qi H, Zhang J, Zhang Y, Hao Z 2011 6th IEEE Joint International Information Technology and Artificial Intelligence Conference Chongqing, China, August 20–22, 2011 p245

    [8]

    王磊, 杨华岳 2010 物理学报 59 0571

    Wang L, Yang Y H 2010 Acta Phys. Sin. 59 0571

    [9]

    Shi L, Jia K, Sun W 2013 IEEE Trans. Electron Devices 60 346

    [10]

    Tanaka A, Oritsuki Y, Kikuchihara H, Miyake M 2011 IEEE Trans. Electron Devices 58 2072

    [11]

    Victory J, Pearson S, Benczkowski S, Sarkar T, Jang H, Yazdi M B, Mao K 2016 28th International Symposium on Power Semiconductor Devices and ICs Prague, Czech Republic, June 12–16, 2016 p219

    [12]

    Xiao Y, Victory J, Pearson S, Sarkar T, Challa A, Dagan M, Collanton P, Andreev C 2019 34th Annual IEEE Applied Power Electronics Conference and Exposition Anaheim, USA, March 17–21, 2019 p508

    [13]

    Xi X, Dunga M, He J, Liu W, Cao K M, Jin X, Ou J J, Chan M, Niknejad A M http://cmosedu.com/cmos1/BSIM4_manual. pdf[2020-1-28]

    [14]

    巴利伽 B J 著 (韩郑生, 陆江, 宋李梅译) 2013 功率半导体器件基础 (北京: 电子工业出版社) 第197—198页

    Baliga B J (translated by Han Z S, Lu J, Song L M) 2013 Fundamentals of Power Semiconductor Devices (Beijing: Publishing House of Electronics Industry) pp197–198 (in Chinese)

    [15]

    Klein P 1997 IEEE Trans. Electron Devices 44 1483

    [16]

    Daniel B J, Parikh C D, Patil M B 2002 IEEE Trans. Electron Devices 49 916

    [17]

    Arribas A P, Shang F, Krishnamurthy M, Shenai K 2015 IEEE Trans. Electron Devices 62 1449

    [18]

    Ren M, Chen Z, Niu B, Cao X, Li S, Li Z, Zhang B 2016 IEEE International Nanoelectronics Conference (INEC) Chengdu, China, May 9–11, 2016 p1

    [19]

    Chauhan Y S, Gillon R, Declercq M, Ionescu A M 2007 37th European Solid State Device Research Conference Munich, Germany, September 11–13, 2007 p426

    [20]

    Shenai K 1991 IEEE Trans. Power Electron 6 539

    [21]

    Agarwal H, Gupta C, Goel R, Kushwaha P, Lin Y K, Kao M Y, Duarte J P, Chang H L, Chauhan Y S, Salahuddin S, Hu C 2019 IEEE Trans. Electron Devices 66 4258

    [22]

    Zhang W T, Ye L, Fang D, Qiao M, Xiao K, He B, Li Z, Zhang B 2019 IEEE Trans. Electron Devices 66 1416

  • [1] 栾苏珍, 刘红侠, 贾仁需, 蔡乃琼. 高k介质异质栅全耗尽SOI MOSFET二维解析模型. 物理学报, 2008, 57(6): 3807-3812. doi: 10.7498/aps.57.3807
    [2] 李劲, 刘红侠, 李斌, 曹磊, 袁博. 高k栅介质应变Si SOI MOSFET的阈值电压解析模型. 物理学报, 2010, 59(11): 8131-8136. doi: 10.7498/aps.59.8131
    [3] 李聪, 庄奕琪, 韩茹, 张丽, 包军林. 非对称HALO掺杂栅交叠轻掺杂漏围栅MOSFET的解析模型. 物理学报, 2012, 61(7): 078504. doi: 10.7498/aps.61.078504
    [4] 辛艳辉, 刘红侠, 范小娇, 卓青青. 非对称Halo异质栅应变Si SOI MOSFET的二维解析模型. 物理学报, 2013, 62(15): 158502. doi: 10.7498/aps.62.158502
    [5] 林宝勤, 徐利军, 袁乃昌. 以各向异性介质为衬底的共面紧凑型光子带隙结构. 物理学报, 2005, 54(8): 3711-3715. doi: 10.7498/aps.54.3711
    [6] 罗端, 惠丹丹, 温文龙, 李立立, 辛丽伟, 钟梓源, 吉超, 陈萍, 何凯, 王兴, 田进寿. 超紧凑型飞秒电子衍射仪的设计. 物理学报, 2020, 69(5): 052901. doi: 10.7498/aps.69.20191157
    [7] 刘欢, 巩马理. 紧凑型激光二极管抽运全固态355 nm连续波紫外激光器. 物理学报, 2009, 58(10): 7000-7004. doi: 10.7498/aps.58.7000
    [8] 刘欢, 巩马理. 紧凑型LD端面抽运Nd:YAG内腔三倍频准连续355 nm紫外激光器. 物理学报, 2009, 58(8): 5443-5449. doi: 10.7498/aps.58.5443
    [9] 代月花, 陈军宁, 柯导明, 孙家讹, 胡 媛. 纳米MOSFET迁移率解析模型. 物理学报, 2006, 55(11): 6090-6094. doi: 10.7498/aps.55.6090
    [10] 徐静平, 李春霞, 吴海平. 4H-SiC n-MOSFET的高温特性分析. 物理学报, 2005, 54(6): 2918-2923. doi: 10.7498/aps.54.2918
    [11] 徐昌发, 杨银堂, 刘莉. 4H-SiC MOSFET的温度特性研究. 物理学报, 2002, 51(5): 1113-1117. doi: 10.7498/aps.51.1113
    [12] 鸟原道久, 冯士德. 用格子Boltzmann模型模拟激波现象. 物理学报, 2001, 50(6): 1006-1010. doi: 10.7498/aps.50.1006
    [13] 周俐娜, 王新兵. 微空心阴极放电的流体模型模拟. 物理学报, 2004, 53(10): 3440-3446. doi: 10.7498/aps.53.3440
    [14] 栾苏珍, 刘红侠, 贾仁需, 蔡乃琼, 王 瑾. 高k栅介质对肖特基源漏超薄体SOI MOSFET性能的影响. 物理学报, 2008, 57(7): 4476-4481. doi: 10.7498/aps.57.4476
    [15] 曹磊, 刘红侠. 考虑量子效应的高k栅介质SOI MOSFET特性研究. 物理学报, 2012, 61(24): 247303. doi: 10.7498/aps.61.247303
    [16] 陈卫兵, 徐静平, 邹 晓, 李艳萍, 许胜国, 胡致富. 小尺寸MOSFET隧穿电流解析模型. 物理学报, 2006, 55(10): 5036-5040. doi: 10.7498/aps.55.5036
    [17] 韩名君, 柯导明, 迟晓丽, 王敏, 王保童. 超短沟道MOSFET电势的二维半解析模型. 物理学报, 2013, 62(9): 098502. doi: 10.7498/aps.62.098502
    [18] 李新刚, 高自友, 赵小梅, 贾 斌. 混合非机动车流的多值元胞机模型模拟研究. 物理学报, 2008, 57(8): 4777-4785. doi: 10.7498/aps.57.4777
    [19] 何寿杰, 哈静, 刘志强, 欧阳吉庭, 何锋. 流体-亚稳态原子传输混合模型模拟空心阴极放电特性. 物理学报, 2013, 62(11): 115203. doi: 10.7498/aps.62.115203
    [20] 冯士德, 张琼, 任荣彩. 用格子Boltzmann模型模拟非等温流场. 物理学报, 2001, 50(7): 1207-1212. doi: 10.7498/aps.50.1207
  • 引用本文:
    Citation:
计量
  • 文章访问数:  299
  • PDF下载量:  22
  • 被引次数: 0
出版历程
  • 收稿日期:  2020-03-11
  • 修回日期:  2020-05-29
  • 上网日期:  2020-05-29
  • 刊出日期:  2020-09-05

一种基于BSIM4的屏蔽栅沟槽MOSFET紧凑型模型

  • 1. 电子科技大学, 电子薄膜与集成器件国家重点实验室, 成都 610054
  • 2. 无锡华润上华科技有限公司, 无锡 214028
  • 通信作者: 乔明, qiaoming@uestc.edu.cn

摘要: 提出了一种基于BSIM4的屏蔽栅沟槽MOSFET紧凑型模型. 在直流模型中使用两端电势建立JFET区等效电阻模型, 并引入电子扩散区等效电阻, 解决了因忽视JFET区源端电势导致的电流存在误差的问题. 在电容模型中, 漏源电容模型在BSIM4的基础上添加了屏蔽栅-漏等效电容模型, 栅漏电容模型将栅漏偏置电压修改为栅极同栅-漂移区重叠区末端节点的电势差. 使用泊松方程求解该节点电势, 并引入栅氧厚度因子k1、屏蔽栅氧化层厚度因子k2、等效栅-漂移区重叠长度Lovequ和等效屏蔽栅长LSHequ对栅和屏蔽栅的结构进行等效, 以简化泊松方程的计算并确保该节点电势曲线的光滑性. 使用Verilog-A编写模型程序, 搭建实验平台测试屏蔽栅沟槽MOSFET的直流特性、电容特性和开关特性, 模型仿真结果与测试数据有较好的拟合, 验证了所建模型的有效性.

English Abstract

    • 屏蔽栅沟槽MOSFET (shield-gate trench MOSFET, SGT MOS)在中低压(12—250 V)范围内被广泛地应用[1-3], 具有重要的市场价值. SGT MOS在利用屏蔽栅降低器件导通电阻, 减小器件静态损耗的同时, 缩短了控制栅与漂移区的交叠长度, 从而降低了栅漏电容, 使得器件具有较低的栅电荷(Qg), 降低了其动态损耗[4-6]. 屏蔽栅技术从成本和性能两个方面提高了功率器件的竞争力.

      为了最大化系统效率和增强可靠性, 建立精确的SGT MOS模型是至关重要的. 不同于逻辑器件, 功率器件引入了轻掺杂漂移区来承受大部分压降, 导致沟道末端的电压远低于漏极电压, 因此功率器件的建模通常以研究漂移区特性为主[7-10]. SGT MOS作为一种新型功率器件, 屏蔽栅的引入在降低导通电阻和栅漏电容的同时, 使漂移区特性随外加电压的关系变得更加复杂, 器件建模的难度显著增加. 目前, 仅有少数关于SGT MOS模型的报道, 包括建立基于SPICE的等效电路模型[11], 以及Coner和统计模型的开发[12]. 但是这些报道的模型并不完全基于实际的物理结构, 且在模型尤其是电容模型建立的叙述上过于简略, 难以作为进一步研究的参考.

      本文基于BSIM4分别建立SGT MOS的直流模型和电容模型. 在直流模型的建立中, 采用以BSIM4为模型的基本MOS管串联等效电阻的方法, 屏蔽栅、氧化层和水平对应的漂移区构成JFET区, 结合JFET区所在位置, 将漂移区和N型衬底的等效电阻分为三个部分, 通过分析屏蔽栅对JFET区的影响, 建立基于两端电势的JFET区等效电阻模型, 并证明另外两个电阻与偏置电压无关. 在电容模型的建立中, 验证使用BSIM4模型表示栅源电容的可行性, 通过在BSIM4中添加屏蔽栅-漏等效电容的公式来完善漏源电容模型, 将栅漏电容模型中的栅漏偏置电压修改为栅极同栅-漂移区重叠区末端节点的电势差. 使用泊松方程求解该节点电势, 通过对栅和屏蔽栅结构进行等效以简化泊松方程, 并确保节点电势曲线的光滑性. 最后, 利用Verilog-A和电路仿真工具, 对本文所提模型进行仿真分析, 发现本文所提模型的仿真结果与测试数据具有较好的一致性, 这证明本文所提出模型对SGT MOS器件的应用和分析具有很大的参考意义, 为SGT MOS工作电流的预测和器件模型的改进奠定了基础.

    • SGT MOS紧凑型模型分为直流模型和电容模型. 其中直流模型将器件分为本征MOS区(intrinsic MOS)和非本征MOS区(non-intrinsic MOS), 本征MOS区等效为一个基本MOS管, 非本征MOS区等效为多个串联的电阻. 基于此, 本章采用基本MOS管串联多个等效电阻的方法建立SGT MOS的直流模型, 其中基本MOS管使用BSIM4的直流模型, 包含轻掺杂漏极区(light-doped drain region, LDD区)的电阻模型[13]. 电容模型分为栅源电容模型、漏源电容模型和栅漏电容模型. 本节通过分析屏蔽栅对电容的影响, 采用了保持BSIM4栅源电容模型不变、在BSIM4的基础上对漏源电容模型进行扩展, 以及修改栅漏电容模型的偏置的方法来建立和完善SGT MOS的电容模型.

    • 图1(a)所示为SGT MOS的结构, 其中非本征MOS区由漂移区(drift)和N型衬底(N-sub)组成, 可等效为与基本MOS管串联的电阻. JFET区是漂移区中最为重要的一部分, 受到屏蔽栅的影响. JFET区和LDD区之间还存在一个电子扩散区(electron diffusion region), 电子流从LDD区以α角度扩散至该区域. 对于JFET区的建模, 常用的做法是直接引入JFET器件模型或在子电路中使用JFET元件, 并忽略JFET区和LDD区之间的电子扩散区[11]. 由于JFET器件的模型是在源极为零电位的基础上推导的, 而实际SGT MOS的JFET区的源端电位VS1并不为零, 因此传统模型会在该区域引入误差. 为解决这一问题, 本文采用以JFET区两端电势VS1VD2为自变量的电阻RJFET来模拟JFET区的IV特性. 此外, 当栅与屏蔽栅的间距LDT与屏蔽栅长LSH接近时, 忽略电子扩散区会导致JFET区源端电势VS1过低, 因此本文在本征MOS区与电阻RJFET之间引入电阻RDT来提升JFET区源端电势VS1.

      图  1  SGT MOS的等效电阻分布(a)和直流等效电路(b)

      Figure 1.  (a) Distribution of equivalent resistance of SGT MOS; (b) equivalent DC circuit of SGT MOS.

      基于此, 本文提出了如图1(b)所示的SGT MOS的直流等效电路, 其中本征MOS区等效的基本MOS管采用了BSIM4模型, RDT为电子扩散区等效电阻, RJFET为JFET区等效电阻, RDB为JFET区下方漂移区和N型衬底的等效电阻, 等于图1(a)RDB1, RDB2, RSUB之和. 为了简化模型, 对电子的流动路径进行了如下处理. LDD区积累层的厚度是关于栅电压的弱函数, 可近似为定值tch. 忽略JFET区底部电子流的扩散, RDB1简化为宽度恒定为ts的电阻. RDB2所在区域电子流以β角度扩散至槽下方的漂移区. 可获得RDTRDB表达式为[14]

      ${R_{{\rm{DT}}}} = \dfrac{{\tan \alpha }}{{Zq{\mu _{\rm{n}}}{N_{\rm{d}}}}}\ln \!\left( {\dfrac{{{t_{\rm{s}}}}}{{{t_{{\rm{ch}}}}}}} \right) \!+\! \dfrac{{{L_{{\rm{DT}}}} - \left( {{t_{\rm{s}}} - {t_{{\rm{ch}}}}} \right) \cdot \tan \alpha }}{{Zq{\mu _{\rm{n}}}{N_{\rm{d}}}{t_{\rm{s}}}}},$

      $\begin{split}{R_{{\rm{DB}}}} =& \dfrac{{\rm{1}}}{{Zq{\mu _{\rm{n}}}{N_{\rm{d}}}}}\bigg[ \dfrac{{{t_{{\rm{DB}}}}}}{{{t_{\rm{s}}}}} + \tan \beta \cdot \ln \left( {\dfrac{{{W_{{\rm{cell}}}}}}{{2{t_{\rm{s}}}}}} \right) +\\ &\frac{{2\left( {{L_{{\rm{DB}}}} + {L_{{\rm{SUB}}}}} \right) - \left( {{W_{{\rm{cell}}}} - 2{t_{\rm{s}}}} \right) \cdot \tan \beta }}{{{W_{{\rm{cell}}}}}} \bigg],\end{split}$

      其中, Z为SGT MOS的元胞宽度, q为元电荷电荷量, μn为电子迁移率, Nd为漂移区掺杂浓度, tDB为屏蔽栅底部与漂移区的距离, LDB为槽下方漂移区长度, LSUB为N型衬底长度, Wcell为元胞宽度. 根据(1)式、(2)式可知RDTRDB为仅与尺寸相关的定值电阻, 与偏置电压无关.

      SGT MOS的JFET区由屏蔽栅和SiO2组成的MOS结构控制电子流通道的开启和关断, 漂移区表面电势ψsh决定了耗尽区宽度WD的大小, 可表示为[15]

      ${\psi _{{\rm{sh}}}} = - {\left[ {\sqrt {\dfrac{{{\gamma _{{\rm{JFET}}}}^2}}{4} \!-\! \left( {{V_{{\rm{PS}}}} \!- \!{V_x} \!-\! {V_{{\rm{FBsh}}}}} \right)} \!-\!\dfrac{{{\gamma _{{\rm{JFET}}}}}}{2}} \right]^{\rm{2}}}\!,$

      其中

      ${\gamma _{{\rm{JFET}}}} = \dfrac{{{t_{\rm{i}}}\sqrt {2{\varepsilon _{{\rm{si}}}}q{N_{\rm{d}}}} }}{{{\varepsilon _{ox}}}}$

      为JFET区域的漂移区偏置系数, Vx为JFET区域内x方向上任意一点的电势, VFBsh为漂移区与屏蔽栅间的平带电压, ti为屏蔽栅与漂移区间氧化层厚度, εsi为硅的介电常数, εox为SiO2的介电常数, VPS为屏蔽栅与源极间的电压, 由于两者短接, VPS为0. 则耗尽区宽度[16]表示为

      $\begin{split} & {W_{\rm{D}}} =\sqrt {\dfrac{{{\varepsilon _{\rm{s}}}\left( { - {\psi _{{\rm{sh}}}}} \right)}}{{q{N_{\rm{d}}}}}} \\ =& \dfrac{{{\varepsilon _{ox}}{\gamma _{{\rm{JFET}}}}}}{{\sqrt {\rm{2}} q{N_{\rm{d}}}{t_{\rm{i}}}}}\left( {\sqrt {{V_x} + {V_{{\rm{FBsh}}}} + \dfrac{{{\gamma _{{\rm{JFET}}}}^2}}{4}} - \dfrac{{{\gamma _{{\rm{JFET}}}}}}{2}} \right). \end{split}$

      JFET区电流ID可由以下积分式得到:

      ${I_{\rm{D}}} = \dfrac{{Zq{\mu _{\rm{n}}}{N_{\rm{d}}}}}{{{L_{{\rm{SH}}}}}}\int_{{V_{{\rm{S1}}}}}^{{V_{{\rm{D2}}}}} {\left( {{t_{\rm{s}}} - {W_{\rm{D}}}} \right){\rm{d}}{V_x}} ,$

      WD(VD2) = ts时, ID饱和. 根据TCAD仿真, 在SGT MOS的工作区间内, WD(VD2)始终小于ts, 其原因是电阻RDB1, RDB2, RSUB分担了大部分的电压降, VD2不足以使该处漂移区完全耗尽, 因此(5)式适用于SGT MOS的所有静态工作区间. 根据(5)式求解得到的ID表达式, JFET区电阻RJFET可表示为

      $\begin{split}& {R_{{\rm{JFET}}}} = \\ & \frac{{{V_{{\rm{D2}}}} - {V_{{\rm{S1}}}}}}{{beta \left\{ {{P_1} ( {{V_{{\rm{D2}}}} - {V_{{\rm{S1}}}}} ) - {P_2} [ {{{( {{V_{{\rm{D}}2}} \!+\! {P_3}} )}^{\frac{3}{2}}} - {{( {{V_{{\rm{S1}}}} \!+\! {P_3}} )}^{\frac{3}{2}}}} ]} \right\}}}, \end{split} $

      其中参数beta, P1, P2, P3仅与尺寸相关, 可表示为

      $beta =\dfrac{{Zq{\mu _{\rm{n}}}{N_{\rm{d}}}}}{{{L_{{\rm{SH}}}}}},$

      ${P_1} = {t_{\rm{s}}} + \dfrac{{\sqrt {\rm{2}} {\varepsilon _{ox}}\gamma _{{\rm{JFET}}}^{\rm{2}}}}{{{\rm{4}}q{N_{\rm{d}}}{t_{\rm{i}}}}},$

      ${P_2} = \dfrac{{\sqrt 2 {\varepsilon _{ox}}{\gamma _{{\rm{JFET}}}}}}{{3q{N_{\rm{d}}}{t_{\rm{i}}}}},$

      $ {P_3} = {V_{{\rm{FBsh}}}} + \dfrac{{\gamma _{{\rm{JFET}}}^{\rm{2}}}}{4}. $

      温度对基本MOS管的影响采用BSIM4自带的温度参数, 分别调节迁移率、阈值电压、饱和漏电压的温度参数. 电阻RDT, RJFETRDB则通过代入以下经验公式中的Rex来表示温度的影响[17]:

      $\begin{split}{R_{{\rm{ex}}}}(T) &= {R_{{\rm{ex}}}}({T_{{\rm{NOM}}}})\cdot \big[ 1 + {T_{{\rm{CRD1}}}} \left( {T - {T_{{\rm{NOM}}}}} \right) \\ & + {T_{{\rm{CRD}}2}} \cdot {{\left( {T - {T_{{\rm{NOM}}}}} \right)}^2} \big],\end{split}$

      其中TNOM为常温, TCRD1TCRD2分别为一次项和二次项的拟合系数.

    • 图2(a)所示, 与传统的功率MOSFET器件相比[18,19], SGT MOS引入了电容CGH, CGSH1, CGSH2, 其中栅-屏蔽栅电容CGH属于栅源电容CGS, 屏蔽栅-漏电容CGSH1CGSH2属于漏源电容CDS, 此外栅-漂移区重叠区域(即LDD区)的减少降低了栅漏电容CGD, CGD其中一端也从漏极收缩至栅-漂移区重叠区末端的节点B处. 本文以BSIM4为基础, 对漏源电容模型进行扩展, 并将栅漏电容模型中的栅漏偏置VGD修改为栅极同栅-漂移区重叠区末端节点B的电势差VGB, 其电容等效电路如图2(b)所示, 其中B点下方为受VDS控制的压控电压源, 表示B点电势VB为关于VDS的函数.

      图  2  SGT MOS的电容和电荷的分布(a)及电容等效电路(b)

      Figure 2.  (a) Distribution of capacitance and charge of SGT MOS; (b) equivalent capacitance circuit of SGT MOS.

      SGT MOS的栅源电容CGS等于栅-体区电容CGI、栅-屏蔽栅电容CGH、栅源重叠电容CGO之和. 由于栅-体区电容CGI为典型的MOS电容, 栅-屏蔽栅电容CGH与栅源重叠电容CGO均为与电压无关的定值电容, 因而可分别使用BSIM4栅源电容模型中的栅体电容模型和栅源重叠电容模型表示.

      BSIM4漏源电容模型中的结电容CJ采用耗尽公式推导得到[20]:

      ${C_{\rm{J}}} = {C_{{\rm{J}}0}} \cdot Z \cdot {\left( {1 - \frac{{{V_{{\rm{DS}}}}}}{{{v_{\rm{i}}}}}} \right)^{ - m}},$

      其中, CJ0为单位宽度零偏结电容, vi为结电势, m为分级系数. CGSH1CGSH2是关于VDS的函数, 为简化模型使用屏蔽栅-漏等效电容CGSH表示CGSH1CGSH2之和, 使用屏蔽栅-漏等效电荷QGSH表示QGSH1QGSH2之和:

      ${Q_{{\rm{GSH}}}} = {C_{{\rm{SH}}}} \cdot Z \cdot ( - {V_{{\rm{DS}}}} - {V_{{\rm{FBsh}}}} - {\psi _{{\rm{sh}}}}),$

      其中,

      ${C_{{\rm{SH}}}} = {m_{{\rm{sh}}}}\left[ {\frac{{{\varepsilon _{ox}}{L_{{\rm{SH}}}}}}{{{t_{\rm{i}}}}} + \frac{{{\varepsilon _{ox}}(0.5{W_{{\rm{cell}}}} - {t_{\rm{s}}})}}{{{t_{{\rm{DB}}}}}}} \right]$

      为屏蔽栅等效电容, msh为屏蔽栅电容修正因子. 则扩展后的漏源电容可表示为

      $ {C_{{\rm{DS}}}} = {C_{\rm{J}}} + \frac{{\partial {Q_{{\rm{GSH}}}}}}{{\partial {V_{{\rm{DS}}}}}}. $

      相比于其他垂直器件, SGT MOS的CGD从所处的位置上看更接近于LDMOS的栅漏电容. 文献[21]使用漂移区等效电阻与基本MOS管之间的节点与栅极之间的电压差来表示LDMOS的栅漏电容, 漂移区等效电阻与基本MOS管之间的节点电压可直接取自直流模型. 本文SGT MOS直流模型中使用的漂移区和衬底的等效电阻公式是在静态工作条件下推导的, 因此无法准确模拟等效电阻RDT与基本MOS管之间节点D1在开关过程中的电压. 为准确预测开关过程中CGD的值, 本文选用图2(a)中栅-漂移区重叠区域的末端节点B的电势作为CGD其中一端的偏置, 使用泊松方程求解节点B电势VB关于VDS的表达式, 模拟开关过程中漂移区的耗尽区域承受器件的大部分压降.

      SGT MOS工作时栅-漂移区重叠区处于累积状态或耗尽状态. 当VGB(VGSVB)大于漂移区与栅之间平带电压VFBd时, 电子在漂移区表面累积, 栅漏电荷QGD表示为

      ${Q_{{\rm{GD}}}} = - {C_{{\rm{GDL}}}} \cdot Z \cdot ({V_{{\rm{GB}}}} - {V_{{\rm{FBd}}}}),$

      其中CGDL为单位宽度的等效栅漏电容.

      VGB小于VFBd时, 漂移区处于耗尽状态, 栅漏电荷表达式为

      ${Q_{{\rm{GD}}}} = - {C_{{\rm{GDL}}}} \cdot Z \cdot ({V_{{\rm{GB}}}} - {V_{{\rm{FBd}}}} - {\psi _{{\rm{sd}}}}),$

      其中

      $\begin{split}{\psi _{{\rm{sd}}}} =& {V_{{\rm{GB}}}} - {V_{{\rm{FBd}}}} + \frac{{{\gamma ^2}}}{2}\\ & \times \left[ { - 1 + \sqrt {1 - \frac{{4({V_{{\rm{GB}}}} - {V_{{\rm{FBd}}}})}}{{{\gamma ^2}}}} } \right]\end{split}$

      为漂移区与栅重叠部分的表面电势[13],

      $\gamma = {{{t_{\rm ox}}\sqrt {2{\varepsilon _{{\rm{si}}}}q{N_{\rm{d}}}} }}/{{{\varepsilon _{\rm ox}}}}$

      为栅-漂移区重叠区域的漂移区偏置系数.

      为保证CGD曲线的连续性和光滑性, 对(15)式和(16)式进行如下处理, 得到QGDVGB整个区间的表达式:

      $\begin{split}{Q_{{\rm{GD}}}} =& - {C_{{\rm{GDL}}}} \cdot Z \cdot \Bigg[ {V_{{\rm{GB}}}} - {V_{{\rm{FBd}}}} - {V_{{\rm{GB}},{\rm{overlap}}}} \\ & - \frac{{{\gamma ^2}}}{2}\left( { - 1 + \sqrt {1 - \frac{{4{V_{{\rm{GB}},{\rm{overlap}}}}}}{{{\gamma ^2}}}} } \right) \Bigg],\\[-10pt]\end{split} $

      其中VGB, overlap为对 (VGBVFBd) 的光滑处理[13], 表示为

      $\begin{split}{V_{{\rm{GB}},{\rm{overlap}}}} =& \frac{1}{2}\Big[ {V_{{\rm{GB}}}} - {V_{{\rm{FBd}}}} + 0.02 \\ &-\sqrt {{{\left( {{V_{{\rm{GB}}}} - {V_{{\rm{FBd}}}} \!+\! 0.02} \right)}^2} \!+\! 0.08} \, \Big],\end{split} $

      则栅漏电容可表示为

      $ {C_{{\rm{GD}}}} = \frac{{\partial {Q_{{\rm{GD}}}}}}{{\partial {V_{\rm{B}}}}} \cdot \frac{{\partial {V_{\rm{B}}}}}{{\partial {V_{{\rm{DS}}}}}}. $

      B点电势VB关于漏源偏置VDS的表达式使用泊松方程求解. 如图3(a)所示, 漂移区分为I, Ⅱ, Ⅲ三个区域, 虚线箭头为漂移区指向栅和屏蔽栅的电场线, 相当于在栅与屏蔽栅之间存在一个虚拟栅(virtual gate)和一个虚拟屏蔽栅(virtual shield-gate), 如图3(a)阴影区所示. 由于栅与屏蔽栅最左边电场线的路径超过了图中槽的宽度, 因此虚拟栅与虚拟屏蔽栅会超出图示槽的左边界. 上文在推导CGSHVDS的表达式时忽略了虚拟屏蔽栅影响, 这是由于虚拟屏蔽栅的长度远小于屏蔽栅长LSH, 且与漂移区的距离非常大, 对屏蔽栅-漏等效电容的影响非常小.

      图  3  SGT MOS栅和屏蔽栅 (a) 等效前的结构示意图和 (b) 等效后的结构示意图

      Figure 3.  Schematic diagrams of structure before equivalence (a) and after equivalence (b).

      为简化泊松方程, 获得光滑的VB曲线, 将虚拟栅与栅整合成一个等效栅, 将虚拟屏蔽栅和屏蔽栅整合成一个等效屏蔽栅, 同时Ⅲ区被并入I区和Ⅱ区中, B点因此下移至I区和Ⅱ区的边界. 整合后器件漂移区受栅和屏蔽栅的影响与整合前一致. 如图3(b)所示, SGT MOS等效栅-漂移区重叠长度为Lovequ, 等效栅氧厚度为k1·tox, 等效屏蔽栅长度为LSHequ, 等效屏蔽栅氧化层厚度为k2·ti, 其中k1为栅氧厚度因子, 代表栅对漂移区影响的程度, k2为屏蔽栅氧化层厚度因子, 代表屏蔽栅对漂移区影响的程度, 且LovequLSHequ之和等于Lov, LDTLSH之和. 随着栅氧厚度的变化, 整合之后(17)式中的栅-漂移区重叠区域的漂移区偏置系数γ修改为

      $ \gamma = {k_1} \cdot \dfrac{{{t_{\rm ox}}\sqrt {2{\varepsilon _{{\rm{si}}}}q{N_{\rm{d}}}} }}{{{\varepsilon _{\rm ox}}}}. $

      本文使用的泊松方程忽略了电流对漂移区的影响. SGT MOS开启之初, 工作电流小, 对VB的影响不大; SGT MOS进入工作区之前, 尽管电流大, 但漏源两端工作电压小, VB的变化非常小. 同理, SGT MOS关断过程电流对VB的影响也很小, 因此忽略电流影响的泊松方程解得的VB的表达式能够较为准确地反映B点的电压变化. VB的表达式为

      $\left\{\begin{aligned} &{V_{\rm{B}}} =\dfrac{{ - {T_2} + \sqrt {{T_2}^2 - {T_1}{T_{3{\rm{eff}}}}} }}{{{T_1}}},\;\;{V_{{\rm{DS}}}} \leqslant {V_{{\rm{db}}2}},\\ &{V_{\rm{B}}} = {N_{1{\rm{eff}}}}{V_{{\rm{DS}}}} + {N_{{\rm{2eff}}}},\;\quad\quad\quad\;{V_{{\rm{DS}}}} > {V_{{\rm{db}}2}}, \end{aligned} \right.$

      其中T3eff是关于VDS的函数, T1, T2, N1eff, N2effVB表达式的常系数, Vdb2VB表达式中VDS的边界值, 对应漂移区恰好耗尽完Ⅱ区. 以上函数关系和常系数表达式以及VB表达式的推导过程见附录.

    • 本文使用Verilog-A对华润上华某45V SGT MOS器件建立直流模型和电容模型, 并搭建实验平台测试数据, 进行模型验证. SGT MOS器件的尺寸如表1所示, 其中LDT超过LSH的一半, 因此电子扩散区对直流特性的影响不可忽略.

      参数名含义大小/μm
      tox栅氧厚度0.07
      ti屏蔽栅与漂移区间氧化层厚度0.18
      ts槽右侧漂移区宽度0.30
      tDB屏蔽栅底部与漂移区的距离0.07
      Lch沟道长度0.53
      Lov栅与漂移区重叠部分的长度0.10
      LDT栅与屏蔽栅间距0.52
      LSH屏蔽栅长度0.87
      Wcell元胞宽度1.20

      表 1  SGT MOS的尺寸

      Table 1.  The size of SGT MOS.

    • 使用Verilog-A编写直流模型程序, 直流模型中等效电阻的相关参数为: RDT = 125.2 Ω, RDB = 465.8 Ω, beta = 8.84, P1 = 1.232 × 10–4 cm, P2 = 1.1 × 10–5 cm·V–0.5, P3 = 13 V. 电阻随温度变化的参数为: TNOM = 298.15 K, TCRD1 = –0.1809 K–1, TCRD2 = 1.505 K–2.

      图4图5分别为25 ℃和150 ℃下的器件转移特性及其跨导Gm和输出特性及其输出电导GDS的仿真曲线和测试曲线. 受限于测试仪器的功率, SGT MOS的输出特性曲线仅测试了VDS在0—6 V的范围. 在该范围内, 本文建立的直流模型能够很好地拟合实际测试值, 且能够有效反映温度对直流特性的影响. 例如, 从图4(a)可知25 ℃下器件的阈值电压Vth在2.68 V左右, 从图5(a)可知150 ℃下器件的阈值电压Vth在2.45 V左右, 阈值电压随着温度的升高发生偏移, 从图4(c)图5(c)可知器件的饱和电压VDsat随着温度的升高而增大.

      图  4  25 ℃下的 (a) 转移特性曲线, (b) 跨导Gm曲线, (c) 输出特性曲线和 (d) 输出电导GDS曲线

      Figure 4.  The curves of (a) transfer characteristic, (b) transconductance Gm, (c) output characteristic and (d) output conductance GDS at 25 ℃.

      图  5  150 ℃下的 (a) 转移特性曲线, (b) 跨导Gm曲线, (c) 输出特性曲线和 (d) 输出电导GDS曲线

      Figure 5.  The curves of (a) transfer characteristic, (b) transconductance Gm, (c) output characteristic and (d) output conductance GDS at 150 ℃.

    • 动态电容CGS, CGD, CDS通常不是直接测量得到, 产品手册中只提供输入电容Ciss、输出电容Coss和反馈电容Crss, 它们的关系如下所示:

      ${C_{{\rm{GD}}}} = {C_{{\rm{rss}}}},\tag{22a}$

      ${C_{{\rm{GS}}}} = {C_{{\rm{iss}}}} - {C_{{\rm{rss}}}},\tag{22b}$

      $ {C_{{\rm{DS}}}} = {C_{{\rm{oss}}}} - {C_{{\rm{rss}}}}. \tag{22c}$

      在测试信号频率为1 MHz条件下测试得到电容Ciss, CossCrss的数据, 并通过(22)式得到动态电容CGS, CGD, CDS的数据. 使用Verilog-A编写电容模型程序, 电容模型的相关参数设置为: m = 0.5, msh = 0.065 4, k1 = 6, k2 = 1.7, Lovequ = 0.35 μm, LSHequ = 1.14 μm.

      图6为SGT MOS寄生电容的仿真曲线和测试曲线, 从图中可知, 仿真数据与测试数据有较好的拟合, 且电容模型能够很好地解释测试数据所包含的电学现象. 例如, 图6(a)CGDVDS = 25 V时下降速率突然变缓, 图6(b)CGSVDS = 25 V时不再增大, VDS = 25 V这个电压值对应(21)式中VDS的边界值Vdb2, 此时耗尽区恰好覆盖图3(b)中整个Ⅱ区.

      图  6  电容-偏压变化曲线 (a) CGD-VDS曲线; (b) CGS-VDS曲线; (c) CDS-VDS曲线; (d) Ciss, Coss, Crss关于VDS的曲线

      Figure 6.  Capacitance curves on bias voltage: (a) Curve of CGD on VDS; (b) curve of CGS on VDS; (c) curve of CDS on VDS; (d) curves of Ciss, Coss and Crss on VDS.

    • 屏蔽栅沟槽MOSFET的开关特性与电容CGSCGD及其直流特性相关, 因此直流模型和电容模型的准确度决定了模型开关特性的精度. 为评估SGT MOS的开关特性, 本文采用图7(a)所示的测试电路, 其中电流源IG为1 mA, 电压源E为30 V, 外电阻Ro为3 Ω, SGT MOS开启时的工作电流Ion为10 A.

      图  7  开关特性验证 (a) 测试电路; (b) 工作电流Ion = 10 A下的开关特性曲线

      Figure 7.  Verification of switching characteristic: (a) Switching characteristic test circuit; (b) switching characteristic curve at Ion = 10 A

      图7(b)所示为SGT MOS工作电流Ion为10 A下开关特性的仿真曲线和测试曲线. 从图中可以看到, 开启过程中SGT MOS模型模拟的VGSVDS的变化趋势与实际测试数据拟合较好. 图7(b)VGS平台区的前端与测试数据有略微差距, 这是因为在该处VDS从电压源E开始下降, VB处于变化最大的阶段, 而流过漂移区的电流等于Ion, 处于电流最大的阶段, 此时电流对VB的影响不可忽略, 从而导致平台区前端模型仿真与测试数据存在一定的偏差.

    • 本文基于BSIM4建立了屏蔽栅沟槽MOSFET的直流模型和电容模型. 直流模型采用以BSIM4为模型的本征MOS区串联多个等效电阻的方法, 将漂移区和N型衬底等效为RDT, RJFETRDB三个电阻, 使用两端电势VS1VD2推导了JFET区等效电阻RJFET的表达式, 引入RDT解决JFET区源端电势VS1过低的问题, 并验证了电阻RDTRDB与偏置电压无关. 电容模型中, 栅源电容直接采用BSIM4模型, 漏源电容在BSIM4基础上添加屏蔽栅- 漏等效电容的公式, 栅漏电容以栅极同栅-漂移区重叠区末端节点B的电势差VGB为偏置. 使用泊松方程求解B点电势VB的表达式, 通过对栅和屏蔽栅结构进行等效来简化泊松方程, 并保证VB曲线的光滑性. 使用Verilog-A和电路仿真工具对本文所提模型进行仿真分析, 并搭建电路获取测试数据. 结果表明, 本文所提出的模型与实际测试数据能够较好地拟合, 在科研及生产中具有较高的研究价值和应用价值.

    • 图3(b)所示漂移区分为Ⅰ区和Ⅱ区, Ⅰ区的电势分布φ1和Ⅱ区的电势分布φ2可由如下泊松方程所示:

      $\small\dfrac{{{\partial ^{\rm{2}}}{\varphi _{\rm{1}}}(x,y)}}{{\partial {x^2}}} + \dfrac{{{\partial ^{\rm{2}}}{\varphi _{\rm{1}}}(x,y)}}{{\partial {y^2}}} = - \dfrac{{q{N_{\rm{d}}}}}{{{\varepsilon _{\rm{s}}}}},\tag{A1}$

      $\small \frac{{{\partial ^{\rm{2}}}{\varphi _2}(x,y)}}{{\partial {x^2}}} + \frac{{{\partial ^{\rm{2}}}{\varphi _2}(x,y)}}{{\partial {y^2}}} = - \frac{{q{N_{\rm{d}}}}}{{{\varepsilon _{\rm{s}}}}}. \tag{A2}$

      Ⅰ区电势φ1的边界条件为

      $\small\begin{split} &\dfrac{{\partial {\varphi _1}(x,0)}}{{\partial x}} \!=\! 0, \\ & \dfrac{{\partial {\varphi _1}(x,{t_{\rm{s}}})}}{{\partial x}} \!=\! \dfrac{{{\varepsilon _{\rm ox}}}}{{{\varepsilon _{\rm{s}}}}} \frac{{{V_{\rm GS}} \!-\! {\varphi _1}(x,{t_{\rm{s}}})}}{{{k_1}{t_{\rm ox}}}}. \end{split} \tag{A3}$

      使用泰勒公式对(A3)式和(A1)式化简得到Ⅰ区的电势分布的方程为[22]

      $\small\frac{{{\partial ^{\rm{2}}}{\varphi _{\rm{1}}}(x,0)}}{{\partial {x^2}}} - \frac{{{\varphi _{\rm{1}}}(x,0)}}{{{t_1}^2}} = - \left( {\frac{{q{N_{\rm{d}}}}}{{{\varepsilon _{\rm{s}}}}} + \frac{{{V_{{\rm{GS}}}}}}{{{t_1}^2}}} \right),\tag{A4}$

      其中, $\small {t_1} = \sqrt {{{{t_{\rm{s}}}^2}}/{2} + {{{k_1}{\varepsilon _{\rm{s}}}{t_{\rm ox}}{t_{\rm{s}}}}}/{{{\varepsilon _{\rm ox}}}}}.$

      Ⅱ区电势φ2的边界条件为

      $\small\begin{split} &\dfrac{{\partial {\varphi _2}(x,0)}}{{\partial x}} \!=\! 0, ~ \dfrac{{\partial {\varphi _2}(x,{t_{\rm{s}}})}}{{\partial x}} = - \dfrac{{{\varepsilon _{ox}}}}{{{\varepsilon _{\rm{s}}}}} \cdot \dfrac{{{\varphi _2}(x,{t_{\rm{s}}})}}{{{k_2}{t_{\rm{i}}}}}, \end{split}\tag{A5}$

      使用泰勒公式对(A5)式和(A2)式化简得到漂移区电势分布的方程为

      $\small\frac{{{\partial ^{\rm{2}}}{\varphi _2}(x,0)}}{{\partial {x^2}}} - \frac{{{\varphi _2}(x,0)}}{{{t_2}^2}} = - \frac{{q{N_{\rm{d}}}}}{{{\varepsilon _{\rm{s}}}}},\tag{A6}$

      其中$ \small{t_2} = \sqrt { {{{t_{\rm{s}}}^2}}/{2} + {{{k_2}{\varepsilon _{\rm{s}}}{t_{\rm{i}}}{t_{\rm{s}}}}}/{{{\varepsilon _{\rm ox}}}}}. $

      随着VDS的增大, 漂移区耗尽区先覆盖整个I区, 后覆盖整个Ⅱ区, 这两个时刻的漏源电压为VDS的边界电压, 分别为Vdb1Vdb2. VDS超过Vdb2后, 耗尽区的覆盖范围将超过Ⅱ区.

      VDS < Vdb1时, I区部分耗尽, 电压降主要由耗尽区承受, 因此VB等于耗尽区边界的电势, 即VB = VDS.

      Vdb1VDSVdb2时, I区完全耗尽, Ⅱ区部分耗尽, 此时方程(A4)的边界条件为

      $\small\begin{split} &{\varphi _1}(0,0) = 0,~~{\varphi _1}({L_{{\rm{ovequ}}}},0) = {V_{\rm{B}}}. \end{split} \tag{A7}$

      方程(A6)的边界条件为

      $\small\begin{split} &{\varphi _2}({L_{{\rm{ovequ}}}},0) = {V_{\rm{B}}}, ~~{\varphi _2}({W_{{\rm{D2}}}},0) = {V_{{\rm{DS}}}},\\ &\dfrac{{\partial {\varphi _2}( - {W_{{\rm{D2}}}},0)}}{{\partial x}} = 0 . \end{split} \tag{A8}$

      其中WD2表示耗尽区末端位于x方向的坐标值. 根据边界条件(A7)和(A8)求解得到VB表达式为

      $\small{V_{\rm{B}}} = \frac{{ - {T_2} + \sqrt {{T_2}^2 - {T_1}{T_3}} }}{{{T_1}}},\tag{A9}$

      其中,

      $\small \begin{split} \;&{T_1} = t_2 ^2{A^2} - t_1^2,\\ \;&{T_2} = t_2^2A \cdot (B - A)({V_{{\rm{ph}}1}} + {V_{{\rm{GS}}}}) + t_1^2 {V_{{\rm{ph}}2}},\\ \;&{T_3} = {\left[ {t_2(B -A)({V_{{\rm{ph}}1}} + {V_{\rm GS}})} \right]^2} +{t_1}^2V_{{\rm{DS}}}^{\rm{2}} - 2 t_1 ^2{V_{{\rm{ph}}2}}{V_{{\rm{DS}}}},\\ \;& {V_{{\rm{ph}}1}} =\dfrac{{q{N_{\rm{d}}}t_1^2}}{{{\varepsilon _{\rm{s}}}}},~~ {V_{{\rm{ph}}2}} = \dfrac{{q{N_{\rm{d}}}t_2^2}}{{{\varepsilon _{\rm{s}}}}},\\ \;&A = \dfrac{1}{{\tanh \left( { {{{L_{\rm ovequ}}}}/{{{t_1}}}} \right)}} , ~~B = \dfrac{1}{{\sinh \left( { {{{L_{\rm ovequ}}}}/{{{t_1}}}} \right)}} . \end{split} $

      VDS > Vdb2时, 耗尽区的覆盖范围将超过Ⅱ区, 此时I, Ⅱ区的电场分布近似为抛物线, 漏源电压主要降在I, Ⅱ区内, 因此Ⅱ区边界C点处电势可近似等于VDS. 该情况下方程(A4)的边界条件依旧为(A7)式, 方程(A6)的边界条件为

      $\small \begin{split} & {\varphi _2}({L_{{\rm{ovequ}}}},0) = {V_{\rm{B}}}, \\ & {\varphi _2}({L_{{\rm{ovequ}}}} + {L_{{\rm{SHequ}}}},0) = {V_{{\rm{DS}}}}. \end{split} \tag{A10}$

      根据边界条件(A7)式和(A10)式求解得到VB的表达式为

      $\small{V_{\rm{B}}} = {N_1}{V_{{\rm{DS}}}} + {N_2},\tag{A11}$

      其中,

      $\small \begin{split}& {N_1} = \dfrac{{{t_1}D}}{{{t_2}A + {t_1}C}},\\ &{N_2} = \dfrac{{{t_2}(A - B)({V_{{\rm{ph1}}}} + {V_{{\rm{GS}}}}) + {t_1}(C - D){V_{{\rm{ph2}}}}}}{{{t_2}A + {t_1}C}},\\ &C = \dfrac{1}{{\tanh \left( { {{{L_{{\rm{SHequ}}}}}}/{{{t_2}}}} \right)}},~~D = \dfrac{1}{{{\rm sinh}\left( { {{{L_{{\rm{SHequ}}}}}}/{{{t_2}}}} \right)}}. \end{split} $

      Vdb1Vdb2的表达式为

      $\small{V_{{\rm{db}}1}} = \left( {{V_{{\rm{ph}}1}} + {V_{{\rm{GS}}}}} \right)\left[ {1 - \frac{1}{{\cosh \left( { {{{L_{{\rm{ovequ}}}}}}/{{{t_1}}}} \right)}}} \right],\tag{A12}$

      $\small{V_{{\rm{db}}2}} = \dfrac{{ - {T_{{\rm{b}}2}} + \sqrt {T_{b2}^2 - {T_{{\rm{b1}}}}{T_{{\rm{b3}}}}} }}{{{T_{{\rm{b1}}}}}},\tag{A13}$

      其中,

      $\small \begin{split} {T_{{\rm{b}}1}} =\;& {T_1}{\cosh ^2}\left( {\dfrac{{{L_{{\rm{SHequ}}}}}}{{{t_2}}}} \right) + {t_1}^2,\\ {T_{{\rm{b}}2}} =\;& {T_1}H\cosh \left( {\dfrac{{{L_{{\rm{SHequ}}}}}}{{{t_2}}}} \right)+{T_2}\cosh \left( {\dfrac{{{L_{{\rm{SHequ}}}}}}{{{t_2}}}} \right) \\ & - {t_1}^2{V_{{\rm{ph}}2}},\\ {T_{{\rm{b3}}}} =\;& {T_1}{H^2} \!+\! 2{T_2}H \!+\! [ {{t_2}( {B - A} )( {{V_{{\rm{ph1}}}} \!+\! {V_{{\rm{GS}}}}})}],\\ H =\;& \left[ {1 - \cosh \left( {\dfrac{{{L_{{\rm{SHequ}}}}}}{{{t_2}}}} \right)} \right]{V_{{\rm{ph}}2}}. \end{split} $

      为保证曲线的连续性和光滑性, 对VB作如下处理.

      VDSVdb2时, VB表示为

      $\small{V_{\rm{B}}} = \frac{{ - {T_2} + \sqrt {{T_2}^2 - {T_1}{T_{3{\rm{eff}}}}} }}{{{T_1}}},\tag{A14}$

      其中,

      $\small \begin{split}{T_{3{\rm{eff}}}} =\; & {t_1}^2V_{{\rm{DS}}}^{\rm{2}} - 2{t_1}^2{V_{{\rm{ph}}2}}{V_{{\rm{DS}}}}+ \dfrac{{{V_{{\rm{dseff}}}}}}{{{V_{{\rm{db1}}}}}}\\ & \times{\left[ {{t_2}\left( {B - A} \right)\left( {{V_{{\rm{ph}}1}} + {V_{{\rm{GS}}}}} \right)} \right]^2},\\ {V_{{\rm{dseff}}}} = \; &{V_{{\rm{db}}1}} - \dfrac{1}{2}\big[\left( {{V_{{\rm{db}}1}} - {V_{{\rm{DS}}}} - {d_0}} \right) \\ &+ {{{\left( {{V_{{\rm{db}}1}} - {V_{{\rm{DS}}}} - {d_0}} \right)}^2} + 4{d_0}{V_{{\rm{db}}1}}} \big], \end{split}$

      d0为平滑系数, 取值为0.5.

      VDS > Vdb2时, VB表示为

      $\small{V_{\rm{B}}} = {N_{1{\rm{eff}}}}{V_{{\rm{DS}}}} + {N_{2{\rm{eff}}}},\tag{A15}$

      其中,

      $\small \begin{split} &{N_{1{\rm{eff}}}} = \dfrac{{ - {M_2}}}{{2\sqrt {{T_2}^2 - {T_1}{T_{3M}}} }},\\ & {N_{{\rm{2eff}}}} = {V_{{\rm{BM}}}} - {N_{1{\rm{eff}}}}{V_{{\rm{db2}}}},\\ &{V_{{\rm{BM}}}} = \dfrac{{ - {T_2} + \sqrt {{T_2}^2 - {T_1}{T_{{\rm{3M}}}}} }}{{{T_1}}}. \end{split} $

      M2, T3 M的表达式为

      $\small\begin{split}{M_2} =\;& 2{t_1}^2\left( {{V_{{\rm{db}}2}} - {V_{{\rm{ph2}}}}} \right) \\ &+\dfrac{{{M_1}{{\left[ {{t_2}\left( {B - A} \right)\left( {{V_{{\rm{ph}}1}} + {V_{{\rm{GS}}}}} \right)} \right]}^2}}}{{{V_{{\rm{db}}1}}}},\end{split}\tag{A16} $

      $\small\begin{split}{T_{3{\rm{M}}}} =\;& {t_1}^2\left( {{V_{{\rm{db2}}}}^2 - 2{V_{{\rm{ph}}2}}{V_{{\rm{db2}}}}} \right) \\ &+\frac{{{V_{{\rm{dsM}}}}{{\left[ {{t_2}\left( {B - A} \right)\left( {{V_{{\rm{ph}}1}} + {V_{{\rm{GS}}}}} \right)} \right]}^2}}}{{{V_{{\rm{db}}1}}}},\end{split}\tag{A17}$

      其中,

      $\small \begin{split} &{M_1}= \dfrac{1}{2}\left[ {1 + \dfrac{{{V_{{\rm{db1}}}} - {V_{{\rm{db2}}}} - {d_0}}}{{\sqrt {{{\left( {{V_{{\rm{db1}}}} - {V_{{\rm{db2}}}} - {d_0}} \right)}^2} + 4{d_0}{V_{{\rm{db}}1}}} }}} \right],\\ &{V_{{\rm{dsM}}}} = {V_{{\rm{db}}1}} - \dfrac{1}{2}\Big[ \left( {{V_{{\rm{db}}1}} - {V_{{\rm{db}}2}} - {d_0}} \right) \\ &\quad \quad \quad\;\; +\sqrt {{{\left( {{V_{{\rm{db}}1}} - {V_{{\rm{db}}2}} - {d_0}} \right)}^2} + 4{d_0}{V_{{\rm{db1}}}}} \Big]. \end{split} $

参考文献 (22)

目录

    /

    返回文章
    返回