搜索

文章查询

x

留言板

尊敬的读者、作者、审稿人, 关于本刊的投稿、审稿、编辑和出版的任何问题, 您可以本页添加留言。我们将尽快给您答复。谢谢您的支持!

姓名
邮箱
手机号码
标题
留言内容
验证码

0.18μm CMOS工艺栅极氧化膜可靠性的衬底和工艺依存性

赵 毅 万星拱

0.18μm CMOS工艺栅极氧化膜可靠性的衬底和工艺依存性

赵 毅, 万星拱
PDF
导出引用
导出核心图
计量
  • 文章访问数:  3926
  • PDF下载量:  1947
  • 被引次数: 0
出版历程
  • 收稿日期:  2005-10-27
  • 修回日期:  2005-11-07
  • 刊出日期:  2006-06-20

0.18μm CMOS工艺栅极氧化膜可靠性的衬底和工艺依存性

  • 1. (1)东京大学材料系,东京113-8656,日本; (2)上海集成电路研发中心,上海 201203

摘要: 用斜坡电压法(Voltage Ramp, V-ramp)评价了0.18μm双栅极 CMOS工艺栅极氧化膜击穿电量(Charge to Breakdown, Qbd)和击穿电压(Voltage to Breakdown, Vbd). 研究结果表明,低压器件(1.8V)的栅极氧化膜(薄氧)p型衬底MOS电容和N型衬底电容的击穿电量值相差较小,而高压器件(3.3V)栅极氧化膜(厚氧)p衬底MOS电容和n衬底MOS电容的击穿电量值相差较大,击穿电压测试值也发现与击穿电量

English Abstract

目录

    /

    返回文章
    返回