内嵌横向PNP晶体管的新型静电放电双向防护器件

刘静; 党跃栋; 刘慧婷; 赵岩

doi:10.7498/aps.71.20220824

摘要

Abstract

作者及机构信息

Authors and contacts

文章全文

1. 引　言
2. 器件结构及电流输运机制
3. ESD特性分析
3.1 准静态电学特性分析
3.2 瞬态开启特性分析
4. 结　论

参考文献

施引文献

摘要

提出一种内嵌横向PNP晶体管的静电放电(ESD)双向防护器件(PNP_DDSCR). 对新结构器件在不同ESD应力模式下的响应过程以及电流输运机制进行研究, 内嵌横向PNP晶体管的引入, 提高了DDSCR系统内部寄生晶体管的注入效率, 促进正反馈系统建立, 同时引入两条新的电流泄放通路, 抑制电导调制效应, 提高了电流泄放能力. 结果表明, 与传统的DDSCR器件相比, PNP_DDSCR器件在传输线脉冲(TLP)测试仿真中触发电压下降了31%, 维持电压提高了16.8%, ESD设计窗口优化44.5%, 具有更低的导通电阻. 快速传输线脉冲(VF-TLP)测试仿真结果表明, 新结构器件对瞬态过冲电压有更好的钳位能力, 同时保持了较大的开启速度, 在VF-TLP应力0.1 A时, PNP_DDSCR器件的过冲电压仅为DDSCR器件的37%.

关键词:

Abstract

With the shrinking of semiconductor technology and the increasing of integrated circuits, electrostatic discharge (ESD) as a common natural phenomenon has become one of the main reasons for the failure and reliability reduction of electronic products in integrated circuits. A novel dual-direction ESD device (PNP_DDSCR) with embedded lateral PNP transistor is proposed for diminishing ESD damage. The response process and current transportation of PNP_DDSCR under different ESD stress modes are investigated. Comparative analyses between conventional DDSCR and PNP_DDSCR are executed by TCAD simulation. On the stage of device triggering, the embedded lateral PNP transistor inner DDSCR system provides triggering current for device. The injection efficiency of parasitic transistor in the DDSCR system is improved, and the positive feedback system is promoted. Thus, the holding voltage of PNP_DDSCR is higher than that of conventional DDSCR. At the same time, an extra triggering path introduced by embedded lateral PNP transistor of PNP_DDSCR makes the total triggering path of device shorten. Therefore, the transient overshoot voltage of PNP_DDSCR is lower than that of DDSCR. For thermal performance, most of the heat first accumulates near the lateral PNP transistor , and then the peak point of heat turns to main SCR path with the conduction of PNP_DDSCR. The heat accumulation in PNP_DDSCR is shared by the path of embedded lateral PNP transistor. As a result, the average temperature in PNP_DDSCR is lower than that in DDSCR and the ability of PNP_DDSCR to dissipate heat is more perfect. Comparing with DDSCR, the conclusions are obtained. Under the condition of transmission line pulse (TLP) test simulation analyses, the triggering voltage is reduced by 31%, the holding voltage is increased by 16.8%, the ESD design window is optimized by 44.5%, and on-resistance is lower. When TLP stress is 2.67 A, the average temperature of PNP_DDSCR is much lower than that of traditional DDSCR in the whole conduction process. With the increase of pulse lasting time, average temperature difference between two devices becomes great further. According to the very fast TLP (VF-TLP) testing results, clamping capability of PNP_DDSCR under transient overshoot voltage is more stable under the condition of fast turn-on speed. When the VF-TLP stress is 0.1 A, the overshoot voltage of PNP_DDSCR device is the 37% of that of DDSCR device while the PNP_DDSCR maintains a relatively fast triggering speed. Thus, the ESD protection capability of PNP_DDSCR is superior.

Keywords:

PACS:

85.30.-z	(Semiconductor devices)
73.61.Cw	(Elemental semiconductors)
85.30.De	(Semiconductor-device characterization, design, and modeling)

作者及机构信息

西安理工大学电子工程系, 西安　710048

通信作者: 刘静, jingliu@xaut.edu.cn

基金项目: 陕西省重点研发计划(批准号: 2022GY-016)资助的课题.

Authors and contacts

Department of Electronic Engineering, Xi’an University of Technology, Xi’an 710048, China

Corresponding author: Liu Jing, jingliu@xaut.edu.cn

Funds: Project supported by the Key Research and Development of Shaanxi Province, China (Grant No. 2022GY-016).

文章全文

1. 引　言

随着集成电路特征尺寸的不断缩小, 静电放电(electro static discharge, ESD)所引起芯片可靠性问题越来越不可忽视^[1-3]. 双向可控硅(dual directional silicon controlled rectifier, DDSCR)是一种具有双向静电防护能力的半导体器件, 它具有单位面积鲁棒性强、导通电阻低等优点, 在集成电路领域得到广泛应用^[4]. 然而随着现代集成电路工艺水平的发展, 常规DDSCR存在以下问题限制其ESD防护能力进一步提高: 第一, DDSCR阱区掺杂浓度低(通常为1×10¹⁷ cm^–3左右), 导致触发电压较高^[5-7]; 第二, 传统DDSCR在触发后, 寄生的NPN和PNP双极晶体管形成正反馈, 加剧了大注入下的电导调制效应, 维持电压较低^[8-10]; 第三, DDSCR电流泄放路径较长, 导致瞬态过冲电压较高^[11,12].

业界普遍采用增加额外高掺杂层或者寄生MOS结构降低触发电压^[13,14], 但会带来鲁棒性降低以及泄漏电流增大的问题, 影响器件的可靠性^[15]. 对于提高维持电压, 一般采用寄生结构增加电流泄放通路的方法, 但会增加版图面积且无法解决触发电压较大的问题^[16]. 上述技术手段在一定程度上提高了DDSCR器件的ESD防护水平, 但不能从根本上解决各项性能指标之间的矛盾^[17,18]. 因此, 为了满足现代集成电路对于ESD防护器件的高要求, 提出一种综合性能更优的新型ESD防护器件是一个亟待解决的问题^[19].

本文基于0.18 μm CMOS工艺对传统DDSCR器件在不同ESD应力模式下的响应过程以及电流输运机制进行研究, 提出内嵌横向PNP型双极晶体管的DDSCR结构(PNP_DDSCR). 对新结构器件与传统DDSCR器件内部的正反馈建立机制及电导调制效应进行对比分析. PNP_DDSCR不仅可以提供辅助触发电流, 使得正反馈机制更容易建立, 同时引入两条新的电流泄放通路抽取过剩载流子, 抑制电导调制效应. 新结构中内嵌晶体管使得电流泄放路径更短, 体电阻更低, 电流泄放能力提升的同时对瞬态过冲电压有更好的钳位能力.

2. 器件结构及电流输运机制

PNP_DDSCR器件的剖面结构如图1(a)所示, 对应的等效电路如图1(b). 传统DDSCR 剖面图与等效电路图分别如图2(a), (b)所示. 传统DDSCR器件从下到上依次为P型衬底、N型埋层, 并列排布厚度为1 μm的N型阱区和P型阱区, 采用浅沟槽隔离厚度为0.1 μm的N⁺区和P⁺区. 传统DDSCR器件阱区掺杂浓度低, 正反馈的建立依赖于阱区反偏PN结的雪崩效应, 触发电压较高. 器件导通后, 雪崩效应增大了电导调制效应, 器件内部仅存在一条电流泄放通路抽取过剩载流子, 导致维持电压较低, 电流泄放能力弱. 与传统结构不同的是, PNP_DDSCR器件在中间N阱中嵌入两个P⁺区, 与N阱区构成内嵌横向PNP型双极晶体管, 其中两个P⁺区分别与T1端子和T2端子相连. 内嵌PNP结构在器件触发时提供辅助触发电流, 促进正反馈建立, 降低触发电压, 器件导通后引入新的电流泄放通路抽取过剩载流子, 提高器件的电流泄放能力, 提高维持电压.

$图 1 PNP_DDSCR器件结构剖面图与等效电路图\r\nFig. 1. Structural cross-section and equivalent circuit diagram of PNP _ DDSCR device.$

图 1 PNP_DDSCR器件结构剖面图与等效电路图

Fig. 1. Structural cross-section and equivalent circuit diagram of PNP _ DDSCR device.

下载: 全尺寸图片幻灯片

$图 2 DDSCR器件结构剖面图与等效电路图\r\nFig. 2. Structural cross-section and equivalent circuit diagram of DDSCR device.$

图 2 DDSCR器件结构剖面图与等效电路图

Fig. 2. Structural cross-section and equivalent circuit diagram of DDSCR device.

下载: 全尺寸图片幻灯片

PNP_DDSCR新结构器件中, 当ESD应力作用于T1端子时, 内嵌PNP晶体管率先导通, 与T1端子相连的P⁺区充当发射区, 向PNP_DDSCR的中间N阱注入载流子, 此时该结构中存在N_Well/P⁺与N_Well/P_Well两个反偏PN结. 随着T1端子的ESD应力进一步增大, 反偏PN结发生雪崩击穿后, 形成图1(a)中的3条电流泄放路径(通路1、通路2、通路3). 通路1为T1端P⁺区和P阱、N阱、T2端P阱、T2端N⁺区构成的主SCR通路; 通路2为T1端内嵌P⁺区、N阱、T2端P阱、T2端N⁺区构成的寄生SCR通路; 通路3为内嵌PNP晶体管通路. 由于PNP_DDSCR中内嵌PNP晶体管直接连通T1端子和T2端子, 在器件工作时提供触发电流, 辅助SCR结构触发, 降低触发电压. 在整个系统导通以后, 存在3条电流泄放路径抽取过剩载流子, 削弱电导调制效应, 提高电流泄放效率, 器件保持良好的电压钳位能力. PNP_DDSCR器件的结构和电学特性具有高度对称性, 当ESD应力作用于T2端子时, 器件的电流输运机制与上述分析一致.

3. ESD特性分析

PNP_DDSCR具有触发电压低, 维持电压高, 瞬态过冲电压低等特点, 为进一步评估PNP_DDSCR器件的ESD防护能力, 本文对PNP_DDSCR器件与传统DDSCR器件进行了传输线(transmission line pulse, TLP)仿真测试、快速传输线脉冲(very fast TLP, VF-TLP)仿真测试的对比分析. 仿真测试中, 选用的仿真模型主要包括费米模型、禁带变窄模型、迁移率退化模型、雪崩模型、SRH(Shockley-Read-Hall)复合模型、俄歇复合模型、热力学模型、analytic TEP模型等, 数值计算采用Newton, Bank-Rose, ParDiSo, NaturalBoxMethode等方法. 器件的关键尺寸如表1所示, 两种器件的各区域掺杂浓度完全一致, 具体参数如表2所示.

表 1 PNP_DDSCR的关键尺寸表

Table 1. Critical dimensions of PNP_ DDSCR.

名称	尺寸/μm
名称	DDSCR	PNP_DDSCR
D1	1.6	1.6
D2	0.3	0.3
D3	1.0	1.0
D4	0.6	0.6

下载: 导出CSV

| 显示表格

表 2 掺杂浓度参数表

Table 2. Doping profile.

区域(Layer)	掺杂类型	掺杂浓度/cm^–3
P_Sub	Boron	1×10¹⁶
N_Bur	Phosphorus	1×10¹⁹
P_Well	Boron	1×10¹⁷
N_Well	Phosphorus	1×10¹⁷
N⁺	Phosphorus	1×10²⁰
P⁺	Boron	1×10²⁰

下载: 导出CSV

| 显示表格

3.1 准静态电学特性分析

人体放电模型(human body model, HBM)防护能力是ESD防护设计中需要满足的基础指标, TLP脉冲仿真测试能够有效衡量器件的HBM防护能力^[20]. 如图3所示为PNP_DDSCR器件和传统DDSCR的TLP脉冲仿真测试结果, 其中第一象限为ESD应力作用于T1端子(正向)的情况, 第三象限为ESD应力作用于T2端子(负向)的情况. 由图3可以看出, PNP_DDSCR的触发电压为11.6 V, 相比DDSCR的16.8 V降低约31%, PNP_DDSCR的维持电压相比传统DDSCR由3.71 V提升至4.33 V, 提升约16.8%, ESD设计窗口优化44.5%. 上述结果表明, 新结构器件可以同时降低触发电压, 提升维持电压, 具有更好的HBM防护性能.

$图 3 DDSCR与PNP_DDSCR的TLP仿真测试I-V曲线对比\r\nFig. 3. Comparison of TLP simulation test I-V curves between DDSCR and PNP_DDSCR.$

图 3 DDSCR与PNP_DDSCR的TLP仿真测试I-V曲线对比

Fig. 3. Comparison of TLP simulation test I-V curves between DDSCR and PNP_DDSCR.

下载: 全尺寸图片幻灯片

内嵌PNP晶体管在PNP_DDSCR器件ESD防护中发挥关键作用. 图4给出了内嵌PNP晶体管工作时的电流传输示意图.

$图 4 内嵌PNP晶体管电流传输示意图\r\nFig. 4. Schematic diagram of embedded PNP transistor current transmission.$

图 4 内嵌PNP晶体管电流传输示意图

Fig. 4. Schematic diagram of embedded PNP transistor current transmission.

下载: 全尺寸图片幻灯片

PNP_DDSCR器件正向工作时, 内嵌PNP晶体管发射结正偏, 空穴注入基区, 在基区边扩散边复合, 到达集电结边界后, 被集电结电场扫入集电区, 形成集电极电流. 同时, 基区多子电子以及被集电结电场从集电区抽取到基区的电子, 一部分与基区积累的空穴复合, 另一部分注入到发射区被T1端子收集, 基极开路时这些电子流流动形成的I_CBO相当于I_B, 根据双极晶体管电流公式^[21]:

${I}_{\rm{p}\rm{C}}={\beta }_{0}{I}_{\rm{B}}={\beta }_{0}{I}_{\rm{C}\rm{B}\rm{O}}\text{, }$

(1)

${I}_{\rm{C}}={I}_{\rm{p}\rm{C}}+{I}_{\rm{C}\rm{B}\rm{O}}=({\beta }_{0}+1){I}_{\rm{C}\rm{B}\rm{O}} \text{, }$

(2)

其中 ${\beta }_{0}$ 是晶体管的共射极直流电流放大系数. PNP_DDSCR器件正向开启时, 内嵌PNP晶体管的发射区注入N阱区的载流子受到电场力的作用, 一部分流向内嵌PNP晶体管的集电区被T2端子收集, 另一部分到达N阱/P阱反偏结的边缘被电场扫进P阱, 电流流过产生压降, 促进正反馈通路建立. 而SCR的开启(触发)电压V_BF为^[21]

${V}_{\rm{B}\rm{F}}={V}_{\rm{B}}{[1-\left({\rm{\alpha }}_{1}+{\rm{\alpha }}_{2}\right)]}^{1/n},$

(3)

其中n为常数, V_B是阱区反偏结的击穿电压, α₁和α₂分别为SCR正反馈系统中两个晶体管的共基极直流电流放大系数. 由 (3) 式可得, SCR的开启电压要低于内部PN结的雪崩击穿电压. 传统DDSCR器件的α₁+α₂很小, 导致触发电压较高, 本文提出的PNP_DDSCR器件中内嵌P⁺区和P阱区共同向N阱区注入载流子, 增大了晶体管的注入效率, 即α₁+α₂增大, 因此PNP_DDSCR具有较低的触发电压.

抑制电导调制效应是SCR提高维持电压的关键. DDSCR开启后, 为了保持SCR路径导通, 环路增益应满足^[22]

${\beta }_{\rm{P}\rm{N}\rm{P}}\times {\beta }_{\rm{N}\rm{P}\rm{N}}\geqslant 1.$

(4)

为了削弱电导调制效应, PNP_DDSCR器件引入两条新的电流泄放路径, 大量载流子被分离在主体SCR通路外, 使该路径上的寄生三极管的增益大大降低. 为了保持SCR通路的正常导通, 该路径上载流子浓度应趋于保持稳定, 满足环路增益的条件, 在阱区反偏PN结处将有更高的电场激发更多的雪崩载流子, 需要更高的外偏压. 这是PNP_DDSCR维持电压提升的原因.

图5是PNP_DDSCR器件T1端子分别施加2×10^–7 A和3×10^–7 A应力TLP电流时的电压响应. SCR主体路径还没有开启, 内嵌PNP通路逐渐导通, 器件仍处于高阻值状态. 在该状态下, 随着脉冲幅值的增加, 器件两端电压响应逐步增加, 器件内部碰撞电离明显增强, 主要集中在寄生PNP晶体管的集电结与阱区反偏PN结处, 共同产生过剩载流子, 如图6(a), (b)所示. 图7(a), (b)分别为PNP_DDSCR器件T1端子分别施加2×10^–7 A和3×10^–7 A应力TLP电流时的电流密度分布图. 内嵌PNP晶体管是主要的电流泄放通路, 且电流密度随着脉冲幅值的增加而增加, 这里产生的电流流过N阱区的电阻产生压降, 作用于主SCR与寄生SCR 中的PNP晶体管的发射结, 加速PNP管导通, 进一步促进SCR结构开启. 因此PNP_DDSCR具有较低的触发电压.

$图 5 PNP_DDSCR器件T1端子施加不同应力TLP电流时的电压响应\r\nFig. 5. Voltage response of PNP_DDSCR device T1 terminal when TLP current with different stress is applied.$

图 5 PNP_DDSCR器件T1端子施加不同应力TLP电流时的电压响应

Fig. 5. Voltage response of PNP_DDSCR device T1 terminal when TLP current with different stress is applied.

下载: 全尺寸图片幻灯片

$图 6 PNP_DDSCR器件碰撞电离分布图　(a) T1端子应力为2×10–7A TLP电流; (b) T1端子应力为3×10–7 A TLP电流\r\nFig. 6. Impact ionization distribution diagram of PNP_ DDSCR device: (a) T1 terminal stress is 2×10–7 A TLP current; (b) T1 terminal stress is 3×10–7 A TLP current.$

图 6 PNP_DDSCR器件碰撞电离分布图　(a) T1端子应力为2×10^–7A TLP电流; (b) T1端子应力为3×10^–7 A TLP电流

Fig. 6. Impact ionization distribution diagram of PNP_ DDSCR device: (a) T1 terminal stress is 2×10^–7 A TLP current; (b) T1 terminal stress is 3×10^–7 A TLP current.

下载: 全尺寸图片幻灯片

$图 7 PNP_DDSCR器件电流密度分布图　(a) T1端子应力为2×10–7 A TLP电流; (b) T1端子应力为3×10–7 A TLP电流\r\nFig. 7. Current density distribution diagram of PNP_ DDSCR device: (a) T1 terminal stress is 2×10–7 A TLP current; (b) T1 terminal stress is 3×10–7 A TLP current.$

图 7 PNP_DDSCR器件电流密度分布图　(a) T1端子应力为2×10^–7 A TLP电流; (b) T1端子应力为3×10^–7 A TLP电流

Fig. 7. Current density distribution diagram of PNP_ DDSCR device: (a) T1 terminal stress is 2×10^–7 A TLP current; (b) T1 terminal stress is 3×10^–7 A TLP current.

下载: 全尺寸图片幻灯片

当PNP_DDSCR器件内部的寄生晶体管都开启后, 随着内部主SCR结构与寄生SCR结构系统中的晶体管逐渐达到饱和状态, PNP_DDSCR器件两端电压降低到最小值, 即维持电压. 维持电压的大小取决于电导调制效应的强弱, 器件触发后, 碰撞电离产生大量过剩载流子, 传统DDSCR仅有1条泄放通路, 电流泄放效率低, 不利于维持电压的提升. 但PNP_DDSCR有3条泄放通路共同抽取过剩载流子, 抑制电导调制作用, 为了满足环路增益, 需要更高的外偏压. 因此PNP_DDSCR具有高于传统DDSCR的维持电压.

图8(a), (b)分别是DDSCR器件与PNP_DDSCR器件T1端子应力为0.08 A TLP电流的电流密度分布图. 在该应力强度下, 两种器件都完全开启, 相比DDSCR器件, PNP_DDSCR器件多条电流泄放路径共同作用, 电流密度分布范围广泛, 导通电阻更低, 准静态I-V特性曲线泄放过程中斜率更大.

$图 8 T1端子应力为0.08 A TLP电流的电流密度分布图　(a) DDSCR器件电流密度分布图; (b) PNP_DDSCR电流密度分布图\r\nFig. 8. Current density distribution diagram of 0.08 A TLP current at T1 terminal: (a) Current density distribution diagram of DDSCR device; (b) current density distribution diagram of PNP_DDSCR device.$

图 8 T1端子应力为0.08 A TLP电流的电流密度分布图　(a) DDSCR器件电流密度分布图; (b) PNP_DDSCR电流密度分布图

Fig. 8. Current density distribution diagram of 0.08 A TLP current at T1 terminal: (a) Current density distribution diagram of DDSCR device; (b) current density distribution diagram of PNP_DDSCR device.

下载: 全尺寸图片幻灯片

图9是DDSCR器件与PNP_DDSCR器件T1端子TLP电流脉冲应力为2.68 A时最高温度随时间变化过程对比图. 传统DDSCR器件最高温度随时间升高, 在最终时刻达到极大值(930 K), 如图10所示, 最热点位置位于阱区反偏PN结附近.

$图 9 T1端子应力为2.68 A TLP电流的最高温度随时间的变化过程对比图\r\nFig. 9. The temperature changing processes with time for T1 TLP stress of 2.68 A.$

图 9 T1端子应力为2.68 A TLP电流的最高温度随时间的变化过程对比图

Fig. 9. The temperature changing processes with time for T1 TLP stress of 2.68 A.

下载: 全尺寸图片幻灯片

$图 10 DDSCR器件温度分布图\r\nFig. 10. Temperature distribution diagram of DDSCR device.$

图 10 DDSCR器件温度分布图

Fig. 10. Temperature distribution diagram of DDSCR device.

下载: 全尺寸图片幻灯片

PNP_DDSCR器件开启过程中, 最高温度随时间的变化存在两个极值(952 K, 760 K), 而后下降, 最后平稳上升. 图11是PNP_DDSCR器件导通过程中不同时刻的温度分布图. 当TLP脉冲作用于PNP_DDSCR器件T1端子时, 内嵌PNP晶体管路径优先开启, 导致该路径上出现电流拥挤, 最高温度快速达到极大值, 最热点位于内嵌PNP晶体管的集电结附近. 随着SCR路径的逐步开启, 电流分布范围扩大, 最热点开始发生转移, 该过程中出现第2个极值, 当SCR路径完全开启后, 最热点转移至阱区反偏PN结附近, 由于PNP_DDSCR器件具有多条电流泄放路径, 电流拥挤程度远低于传统DDSCR器件, 随着脉冲时间的延长, SCR路径完全开启后, 阱区反偏PN结附近的最热点温度增加缓慢.

$图 11 图9中三点PNP_DDSCR器件导通过程温度分布图　(a) A点; (b) B点; (c) C点\r\nFig. 11. Temperature distribution of PNP _ DDSCR device at different point in Fig.9: (a) Point A; (b) point B; (c) point C.$

图 11 图9中三点PNP_DDSCR器件导通过程温度分布图　(a) A点; (b) B点; (c) C点

Fig. 11. Temperature distribution of PNP _ DDSCR device at different point in Fig.9: (a) Point A; (b) point B; (c) point C.

下载: 全尺寸图片幻灯片

图12是DDSCR器件与PNP_DDSCR器件T1端子TLP脉冲应力强度为2.68 A时的单位面积平均温度随时间的变化过程对比图, 整个开启过程中, PNP_DDSCR器件的平均温度都低于传统DDSCR器件, 随着脉冲时间的增加, 平均温度的差值进一步扩大. PNP_DDSCR器件中的寄生结构导致快速出现温度极值, 但在器件完全导通后由于多条电流泄放路径的共同作用, 器件具有较强的散热能力.

$图 12 T1端子应力为2.68 A TLP电流的单位面积平均温度随时间的变化过程对比图\r\nFig. 12. The change processes of average temperature per unit area with time when T1 TLP stress is 2.68 A.$

图 12 T1端子应力为2.68 A TLP电流的单位面积平均温度随时间的变化过程对比图

Fig. 12. The change processes of average temperature per unit area with time when T1 TLP stress is 2.68 A.

下载: 全尺寸图片幻灯片

3.2 瞬态开启特性分析

充电器件模型(charged device model, CDM)放电时间极短, 一般为ns级别. VF-TLP脉冲仿真测试能够有效衡量器件的CDM防护能力, 其中瞬态过冲电压和开启速度是关键指标^[23].

图13是PNP_DDSCR和DDSCR在VF-TLP仿真测试下的电流-过冲电压曲线(正向). PNP_DDSCR触发路径上的寄生电阻更小, 实现了比传统DDSCR更低的瞬态过冲电压, 随着VF-TLP电流脉冲幅值的增大, 过冲电压的差值进一步扩大.

$图 13 电流-过冲电压曲线对比图\r\nFig. 13. Comparison of current-overshoot voltage curve.$

图 13 电流-过冲电压曲线对比图

Fig. 13. Comparison of current-overshoot voltage curve.

下载: 全尺寸图片幻灯片

图14为DDSCR和PNP_DDSCR在VF-TLP电流为0.1 A时的瞬态电压响应过程. 由图14可得PNP_DDSCR的瞬态过冲电压比DDSCR低了将近30 V, 与图13中显示的一致. 由两种器件电压响应过程可知, PNP_DDSCR与DDSCR恢复到稳态的时间相近, 保持了较快的开启速度. 两种器件在该电流强度下不同时间点的电势分布图, 如图15所示. 1×10^–10 s时刻两种器件T1端子电势同时达到峰值, 但差值明显, 与DDSCR器件T1端子电势46.41 V相比, PNP_DDSCR此时T1端子电势仅为17.16 V, 下降了63%; 在8×10^–9 s时刻, 器件均完全开启, T1端子电势差值减小, 都恢复到较低的值, 进入稳定状态.

$图 14 0.1 A VF-TLP响应过程对比图\r\nFig. 14. Comparison of VF-TLP response process at 0.1 A.$

图 14 0.1 A VF-TLP响应过程对比图

Fig. 14. Comparison of VF-TLP response process at 0.1 A.

下载: 全尺寸图片幻灯片

$图 15 0.1 A VF-TLP脉冲强度不同时刻电势分布图　(a) 1×10–10 s时刻DDSCR电势分布图; (b) 1×10–10 s时刻PNP_DDSCR电势分布图; (c) 8×10–9 s时刻DDSCR电势分布图; (d) 8×10–9 s时刻PNP_DDSCR电势分布图\r\nFig. 15. Potential distribution diagram of 0.1 A VF-TLP pulse intensity at different times: (a) DDSCR potential distribution diagram at 1×10–10 s; (b) potential distribution diagram of PNP_DDSCR at 1×10–10 s; (c) DDSCR potential distribution diagram at 8×10–9 s; (d) potential distribution diagram of PNP_DDSCR at 8×10–9 s.$

图 15 0.1 A VF-TLP脉冲强度不同时刻电势分布图　(a) 1×10^–10 s时刻DDSCR电势分布图; (b) 1×10^–10 s时刻PNP_DDSCR电势分布图; (c) 8×10^–9 s时刻DDSCR电势分布图; (d) 8×10^–9 s时刻PNP_DDSCR电势分布图

Fig. 15. Potential distribution diagram of 0.1 A VF-TLP pulse intensity at different times: (a) DDSCR potential distribution diagram at 1×10^–10 s; (b) potential distribution diagram of PNP_DDSCR at 1×10^–10 s; (c) DDSCR potential distribution diagram at 8×10^–9 s; (d) potential distribution diagram of PNP_DDSCR at 8×10^–9 s.

下载: 全尺寸图片幻灯片

综上所述, PNP_DDSCR器件在保持较快开启速度的前提下对过冲电压有更好的钳位能力, 在CDM防护模式下同样具有较强的保护能力.

4. 结　论

基于传统DDSCR结构, 提出一种内嵌横向PNP晶体管的ESD双向防护器件(PNP_DDSCR), 内嵌横向PNP晶体管的引入促进了SCR系统中正反馈通路的建立, 抑制电导调制效应, 降低寄生电阻. 对比分析了新结构器件与传统DDSCR器件在不同ESD应力模式下的响应过程以及电流输运机制. TLP脉冲测试结果表明, 内嵌PNP晶体管结构在器件触发时提供辅助触发电流, 降低触发电压, 在器件开启后, 引入两条新的电流泄放通路, 抑制电导调制效应的同时提高了电流泄放能力; VF-TLP脉冲测试结果表明, PNP_DDSCR器件触发路径上的寄生电阻更小, 对瞬态过冲电压有更好的钳位能力, 同时保持了较快的开启速度.

参考文献

[1]	Zhou Z J, Jin X L 2017 IEEE Electrical Design of Advanced Packaging and Systems Symposium (EDAPS) Hangzhou, China, December 14–16, 2017 p1
[2]	Do K I, Lee B S, Chae H G, Seo J J, Koo Y S 2018 2nd European Conference on Electrical Engineering and Computer Science (EECS) Bern, Switzerland, December 20–22, 2018 p524
[3]	Zhou Z J, Jin X L, Wang Y, Dong P 2019 IEEE 13th International Conference on ASIC (ASICON) Chongqing, China, October 29th-November 1st, 2019 p1
[4]	Du F B, Liu Z W, Liu J Z, Wang J, Liou J J 2019 IEEE Trans. Device Mater. Rel. 19 169 Google Scholar
[5]	Da W L, Gijs d R, Wei J T, Theo S, Albert J H 2018 IEEE Electron Device Lett. 39 331 Google Scholar
[6]	Do K I, Lee B S, Koo Y S 2019 IEEE J. Electron Devi. 7 601 Google Scholar
[7]	Do K I, Song B B, Koo Y S 2020 IEEE Trans. Electron Devi. 67 5020 Google Scholar
[8]	Zhu L, Liang H L, Gu X F, Xu J 2020 Chin. Phys. B 29 652 Google Scholar
[9]	Qi Z, Qiao M, He Y T, Zhang B 2017 Chin. Phys. B 26 350 Google Scholar
[10]	Huang C Y, Chen Q K, Chi J F, Huang T H 2021 IEEE Trans. Device Mater. Rel. 21 64 Google Scholar
[11]	Du F B, Hou F, Song W Q, Chen L, Nie Y L, Qing Y H, Xu Y C, Liu J Z, Liu Z W, Liou J J 2020 IEEE Trans. Electron Devi. 67 576 Google Scholar
[12]	Du F B, Chang K C, Lin X N, Hou F, Zhang Y X, Han A R, Luo X, Liu Z W 2022 IEEE Trans. Electron Devi. 69 3490 Google Scholar
[13]	Do K I, Koo Y S 2020 IEEE J. Electron Devi. 8 635 Google Scholar
[14]	Wu M, Chen Z J 2021 9th International Symposium on Next Generation Electronics (ISNE) Changsha, China, July 9–11, 2021 p1
[15]	Zeng J, Dong S R, Liou J J, Han Y, Zhong L, Wang W H 2015 IEEE Trans. Electron Devi. 62 606 Google Scholar
[16]	Du F B, Jiang G J, Huang M C, Zou K P, Hou F, Song W Q, Liu J Z, Xiong X L, Hou L L, Liu Z W, Liou J J 2021 IEEE Trans. Electron Devi. 68 6338 Google Scholar
[17]	Liu J Z, Liu Y L, Han A R, Nie Y L, Huang Q P, Liu Z W 2022 IEEE Trans. Electron Devi. 69 2534 Google Scholar
[18]	Zhou Z J, Jin X L, Wang Y, Dong P 2021 Chin. Phys. B 30 610 Google Scholar
[19]	Wang Y, Jin X L, Peng Y, Luo J, Yang J, Zheng Z W, Jiang L Y, Zhong Z Y 2021 IEEE J. Emerg. Sel. Topics Power Electron. 9 994 Google Scholar
[20]	De R, Gijs 2018 IEEE J. Electron Devices Soc. 6 1097 Google Scholar
[21]	施敏, 伍国珏著 (耿莉, 张瑞智译) 2008 半导体器件物理 (第3版) (西安: 西安交通大学出版社) 第187—201, 415—434页 Simon M, Kork K(translated by Geng L, Zhang R Z) 2008 Physics of Semiconductor Devices (3rd Ed.) (Xi’an: Xi’an Jiaotong University Press) pp187–201, 415–434(in Chinese)
[22]	约瑟夫 L, 海因里希 S, 乌维 S, 里克 D D著 (卞抗, 杨莹, 刘静, 蒋荣舟译) 2019 功率半导体器件-原理、特性和可靠性 (第2版) (北京: 机械工业出版社) 第248—254页 Josef L, Heinrich S, Uwe S, Rik D D (translated by Bian K, Yang Y, Liu J, Jiang R Z) 2019 Semiconductor Power Devices: Physics, Characteristics, Reliability (2nd Ed.) (Beijing: China Machine Press) pp248–254 (in Chinese)
[23]	Chen Q, Ma R, Zhang W, Lu F, Wang C K, Liang O, Zhang F L, Li C, Tang H, Xie Y H, Wang A 2016 IEEE Trans. Electron Devi. 63 3205 Google Scholar

施引文献

期刊类型引用(2)

1.	夏大伟，杜君莉，何晓宇，史书怀，张朝峰. 晶闸管功率器件的可靠性研究进展. 自动化与仪器仪表. 2024(07): 16-21 . 百度学术
2.	黄新华. 面向芯片静电放电问题的射频集成电路防护系统设计. 电子元件与材料. 2024(09): 1133-1140 . 百度学术

其他类型引用(5)

图 1 PNP_DDSCR器件结构剖面图与等效电路图

Fig. 1. Structural cross-section and equivalent circuit diagram of PNP _ DDSCR device.

下载: 全尺寸图片幻灯片

图 2 DDSCR器件结构剖面图与等效电路图

Fig. 2. Structural cross-section and equivalent circuit diagram of DDSCR device.

下载: 全尺寸图片幻灯片

图 3 DDSCR与PNP_DDSCR的TLP仿真测试I-V曲线对比

Fig. 3. Comparison of TLP simulation test I-V curves between DDSCR and PNP_DDSCR.

下载: 全尺寸图片幻灯片

图 4 内嵌PNP晶体管电流传输示意图

Fig. 4. Schematic diagram of embedded PNP transistor current transmission.

下载: 全尺寸图片幻灯片

图 5 PNP_DDSCR器件T1端子施加不同应力TLP电流时的电压响应

Fig. 5. Voltage response of PNP_DDSCR device T1 terminal when TLP current with different stress is applied.

下载: 全尺寸图片幻灯片

图 6 PNP_DDSCR器件碰撞电离分布图　(a) T1端子应力为2×10^–7A TLP电流; (b) T1端子应力为3×10^–7 A TLP电流

Fig. 6. Impact ionization distribution diagram of PNP_ DDSCR device: (a) T1 terminal stress is 2×10^–7 A TLP current; (b) T1 terminal stress is 3×10^–7 A TLP current.

下载: 全尺寸图片幻灯片

图 7 PNP_DDSCR器件电流密度分布图　(a) T1端子应力为2×10^–7 A TLP电流; (b) T1端子应力为3×10^–7 A TLP电流

Fig. 7. Current density distribution diagram of PNP_ DDSCR device: (a) T1 terminal stress is 2×10^–7 A TLP current; (b) T1 terminal stress is 3×10^–7 A TLP current.

下载: 全尺寸图片幻灯片

图 8 T1端子应力为0.08 A TLP电流的电流密度分布图　(a) DDSCR器件电流密度分布图; (b) PNP_DDSCR电流密度分布图

Fig. 8. Current density distribution diagram of 0.08 A TLP current at T1 terminal: (a) Current density distribution diagram of DDSCR device; (b) current density distribution diagram of PNP_DDSCR device.

下载: 全尺寸图片幻灯片

图 9 T1端子应力为2.68 A TLP电流的最高温度随时间的变化过程对比图

Fig. 9. The temperature changing processes with time for T1 TLP stress of 2.68 A.

下载: 全尺寸图片幻灯片

图 10 DDSCR器件温度分布图

Fig. 10. Temperature distribution diagram of DDSCR device.

下载: 全尺寸图片幻灯片

图 11 图9中三点PNP_DDSCR器件导通过程温度分布图　(a) A点; (b) B点; (c) C点

Fig. 11. Temperature distribution of PNP _ DDSCR device at different point in Fig.9: (a) Point A; (b) point B; (c) point C.

下载: 全尺寸图片幻灯片

图 12 T1端子应力为2.68 A TLP电流的单位面积平均温度随时间的变化过程对比图

Fig. 12. The change processes of average temperature per unit area with time when T1 TLP stress is 2.68 A.

下载: 全尺寸图片幻灯片

图 13 电流-过冲电压曲线对比图

Fig. 13. Comparison of current-overshoot voltage curve.

下载: 全尺寸图片幻灯片

图 14 0.1 A VF-TLP响应过程对比图

Fig. 14. Comparison of VF-TLP response process at 0.1 A.

下载: 全尺寸图片幻灯片

图 15 0.1 A VF-TLP脉冲强度不同时刻电势分布图　(a) 1×10^–10 s时刻DDSCR电势分布图; (b) 1×10^–10 s时刻PNP_DDSCR电势分布图; (c) 8×10^–9 s时刻DDSCR电势分布图; (d) 8×10^–9 s时刻PNP_DDSCR电势分布图

Fig. 15. Potential distribution diagram of 0.1 A VF-TLP pulse intensity at different times: (a) DDSCR potential distribution diagram at 1×10^–10 s; (b) potential distribution diagram of PNP_DDSCR at 1×10^–10 s; (c) DDSCR potential distribution diagram at 8×10^–9 s; (d) potential distribution diagram of PNP_DDSCR at 8×10^–9 s.

下载: 全尺寸图片幻灯片

表 1 PNP_DDSCR的关键尺寸表

Table 1. Critical dimensions of PNP_ DDSCR.

名称尺寸/μm
DDSCR PNP_DDSCR

D1 1.6 1.6
D2 0.3 0.3
D3 1.0 1.0
D4 0.6 0.6

下载: 导出CSV

表 2 掺杂浓度参数表

Table 2. Doping profile.

区域(Layer) 掺杂类型掺杂浓度/cm^–3

P_Sub Boron 1×10¹⁶
N_Bur Phosphorus 1×10¹⁹
P_Well Boron 1×10¹⁷
N_Well Phosphorus 1×10¹⁷
N⁺ Phosphorus 1×10²⁰
P⁺ Boron 1×10²⁰

下载: 导出CSV

[1]	Zhou Z J, Jin X L 2017 IEEE Electrical Design of Advanced Packaging and Systems Symposium (EDAPS) Hangzhou, China, December 14–16, 2017 p1
[2]	Do K I, Lee B S, Chae H G, Seo J J, Koo Y S 2018 2nd European Conference on Electrical Engineering and Computer Science (EECS) Bern, Switzerland, December 20–22, 2018 p524
[3]	Zhou Z J, Jin X L, Wang Y, Dong P 2019 IEEE 13th International Conference on ASIC (ASICON) Chongqing, China, October 29th-November 1st, 2019 p1
[4]	Du F B, Liu Z W, Liu J Z, Wang J, Liou J J 2019 IEEE Trans. Device Mater. Rel. 19 169 Google Scholar
[5]	Da W L, Gijs d R, Wei J T, Theo S, Albert J H 2018 IEEE Electron Device Lett. 39 331 Google Scholar
[6]	Do K I, Lee B S, Koo Y S 2019 IEEE J. Electron Devi. 7 601 Google Scholar
[7]	Do K I, Song B B, Koo Y S 2020 IEEE Trans. Electron Devi. 67 5020 Google Scholar
[8]	Zhu L, Liang H L, Gu X F, Xu J 2020 Chin. Phys. B 29 652 Google Scholar
[9]	Qi Z, Qiao M, He Y T, Zhang B 2017 Chin. Phys. B 26 350 Google Scholar
[10]	Huang C Y, Chen Q K, Chi J F, Huang T H 2021 IEEE Trans. Device Mater. Rel. 21 64 Google Scholar
[11]	Du F B, Hou F, Song W Q, Chen L, Nie Y L, Qing Y H, Xu Y C, Liu J Z, Liu Z W, Liou J J 2020 IEEE Trans. Electron Devi. 67 576 Google Scholar
[12]	Du F B, Chang K C, Lin X N, Hou F, Zhang Y X, Han A R, Luo X, Liu Z W 2022 IEEE Trans. Electron Devi. 69 3490 Google Scholar
[13]	Do K I, Koo Y S 2020 IEEE J. Electron Devi. 8 635 Google Scholar
[14]	Wu M, Chen Z J 2021 9th International Symposium on Next Generation Electronics (ISNE) Changsha, China, July 9–11, 2021 p1
[15]	Zeng J, Dong S R, Liou J J, Han Y, Zhong L, Wang W H 2015 IEEE Trans. Electron Devi. 62 606 Google Scholar
[16]	Du F B, Jiang G J, Huang M C, Zou K P, Hou F, Song W Q, Liu J Z, Xiong X L, Hou L L, Liu Z W, Liou J J 2021 IEEE Trans. Electron Devi. 68 6338 Google Scholar
[17]	Liu J Z, Liu Y L, Han A R, Nie Y L, Huang Q P, Liu Z W 2022 IEEE Trans. Electron Devi. 69 2534 Google Scholar
[18]	Zhou Z J, Jin X L, Wang Y, Dong P 2021 Chin. Phys. B 30 610 Google Scholar
[19]	Wang Y, Jin X L, Peng Y, Luo J, Yang J, Zheng Z W, Jiang L Y, Zhong Z Y 2021 IEEE J. Emerg. Sel. Topics Power Electron. 9 994 Google Scholar
[20]	De R, Gijs 2018 IEEE J. Electron Devices Soc. 6 1097 Google Scholar
[21]	施敏, 伍国珏著 (耿莉, 张瑞智译) 2008 半导体器件物理 (第3版) (西安: 西安交通大学出版社) 第187—201, 415—434页 Simon M, Kork K(translated by Geng L, Zhang R Z) 2008 Physics of Semiconductor Devices (3rd Ed.) (Xi’an: Xi’an Jiaotong University Press) pp187–201, 415–434(in Chinese)
[22]	约瑟夫 L, 海因里希 S, 乌维 S, 里克 D D著 (卞抗, 杨莹, 刘静, 蒋荣舟译) 2019 功率半导体器件-原理、特性和可靠性 (第2版) (北京: 机械工业出版社) 第248—254页 Josef L, Heinrich S, Uwe S, Rik D D (translated by Bian K, Yang Y, Liu J, Jiang R Z) 2019 Semiconductor Power Devices: Physics, Characteristics, Reliability (2nd Ed.) (Beijing: China Machine Press) pp248–254 (in Chinese)
[23]	Chen Q, Ma R, Zhang W, Lu F, Wang C K, Liang O, Zhang F L, Li C, Tang H, Xie Y H, Wang A 2016 IEEE Trans. Electron Devi. 63 3205 Google Scholar

[1]	李明珠, 蔡小五, 曾传滨, 李晓静, 李多力, 倪涛, 王娟娟, 韩郑生, 赵发展. 高温对MOSFET ESD防护器件维持特性的影响. 物理学报, 2022, 71(12): 128501. doi: 10.7498/aps.71.20220172
[2]	程广贵, 张伟, 方俊, 蒋诗宇, 丁建宁, Noshir S. Pesika, 张忠强, 郭立强, 王莹. 基于织构表面的摩擦静电发电机制备及其输出性能研究. 物理学报, 2016, 65(6): 060201. doi: 10.7498/aps.65.060201
[3]	周春宇, 张鹤鸣, 胡辉勇, 庄奕琪, 舒斌, 王斌, 王冠宇. 应变Si NMOSFET阈值电压集约物理模型. 物理学报, 2013, 62(7): 077103. doi: 10.7498/aps.62.077103
[4]	吴军科, 周雒维, 卢伟国. 电压型逆变器的通用分岔控制策略研究. 物理学报, 2012, 61(21): 210202. doi: 10.7498/aps.61.210202
[5]	陈代兵, 王冬, 秦奋, 文杰, 金晓, 安海狮, 张新凯. 磁绝缘线振荡器的起振电压与注入电压关系的分析. 物理学报, 2012, 61(1): 012901. doi: 10.7498/aps.61.012901
[6]	屈江涛, 张鹤鸣, 王冠宇, 王晓艳, 胡辉勇. 多晶SiGe栅量子阱pMOSFET阈值电压模型. 物理学报, 2011, 60(5): 058502. doi: 10.7498/aps.60.058502
[7]	董刚, 刘嘉, 薛萌, 杨银堂. 基于双电源电压和双阈值电压的全局互连性能优化. 物理学报, 2011, 60(4): 046602. doi: 10.7498/aps.60.046602
[8]	孔艳岩, 张世昌. 加载静电压的同轴回旋管放大器的非线性模拟. 物理学报, 2011, 60(9): 095201. doi: 10.7498/aps.60.095201
[9]	刘玉荣, 陈伟, 廖荣. 低工作电压聚噻吩薄膜晶体管. 物理学报, 2010, 59(11): 8088-8092. doi: 10.7498/aps.59.8088
[10]	郭延江, 熊永建. 阶梯电压下量子环的动力学性质. 物理学报, 2010, 59(1): 555-559. doi: 10.7498/aps.59.555
[11]	张志锋, 张鹤鸣, 胡辉勇, 宣荣喜, 宋建军. 应变Si沟道nMOSFET阈值电压模型. 物理学报, 2009, 58(7): 4948-4952. doi: 10.7498/aps.58.4948
[12]	汤晓燕, 张义门, 张玉明. SiC肖特基源漏MOSFET的阈值电压. 物理学报, 2009, 58(1): 494-497. doi: 10.7498/aps.58.494
[13]	李琦, 张波, 李肇基. 漂移区表面阶梯掺杂LDMOS的击穿电压模型. 物理学报, 2008, 57(3): 1891-1896. doi: 10.7498/aps.57.1891
[14]	朱文章, 沈顗华. GaAs/AlGaAs多量子阱光生电压谱研究. 物理学报, 1996, 45(2): 258-264. doi: 10.7498/aps.45.258
[15]	田明亮, 毛志强, 张裕恒, 石兢, 梅雪飞, 田德诚. 掺杂蓝青铜的低频电压噪声研究. 物理学报, 1994, 43(4): 632-636. doi: 10.7498/aps.43.632
[16]	张裕恒, 刘宏宝, 陈赓华. 超导交叉膜隧道结的电流-电压滞迴. 物理学报, 1985, 34(4): 429-438. doi: 10.7498/aps.34.429
[17]	张裕恒, 王军. 超导弱连接的电压磁场关系(Ⅱ). 物理学报, 1984, 33(7): 959-966. doi: 10.7498/aps.33.959
[18]	张裕恒, 王军. 超导弱连接的电压磁场关系(Ⅰ). 物理学报, 1984, 33(7): 952-958. doi: 10.7498/aps.33.952
[19]	吉光达, 吴杭生. 关于微波感应直流电压现象的理论. 物理学报, 1978, 27(1): 118-120. doi: 10.7498/aps.27.118
[20]	金建中. 用固体绝缘材料代替高压气体来绝缘静电发电机的建议. 物理学报, 1956, 12(5): 487-489. doi: 10.7498/aps.12.487

期刊类型引用(2)

1.	夏大伟，杜君莉，何晓宇，史书怀，张朝峰. 晶闸管功率器件的可靠性研究进展. 自动化与仪器仪表. 2024(07): 16-21 . 百度学术
2.	黄新华. 面向芯片静电放电问题的射频集成电路防护系统设计. 电子元件与材料. 2024(09): 1133-1140 . 百度学术

其他类型引用(5)

计量

文章访问数: 5479
PDF下载量: 82
被引次数: 7

姓名
邮箱
手机号码
标题
留言内容
验证码

搜索

留言板

内嵌横向PNP晶体管的新型静电放电双向防护器件