搜索

x

留言板

尊敬的读者、作者、审稿人, 关于本刊的投稿、审稿、编辑和出版的任何问题, 您可以本页添加留言。我们将尽快给您答复。谢谢您的支持!

姓名
邮箱
手机号码
标题
留言内容
验证码

高k介质电导增强SOI LDMOS机理与优化设计

王骁玮 罗小蓉 尹超 范远航 周坤 范叶 蔡金勇 罗尹春 张波 李肇基

引用本文:
Citation:

高k介质电导增强SOI LDMOS机理与优化设计

王骁玮, 罗小蓉, 尹超, 范远航, 周坤, 范叶, 蔡金勇, 罗尹春, 张波, 李肇基

Mechanism and optimal design of a high-k dielectric conduction enhancement SOI LDMOS

Wang Xiao-Wei, Luo Xiao-Rong, Yin Chao, Fan Yuan-Hang, Zhou Kun, Fan Ye, Cai Jin-Yong, Luo Yin-Chun, Zhang Bo, Li Zhao-Ji
PDF
导出引用
计量
  • 文章访问数:  3324
  • PDF下载量:  529
  • 被引次数: 0
出版历程
  • 收稿日期:  2013-07-15
  • 修回日期:  2013-09-17
  • 刊出日期:  2013-12-05

高k介质电导增强SOI LDMOS机理与优化设计

  • 1. 电子科技大学微电子与固体电子学院, 成都 610054
    基金项目: 国家自然科学基金(批准号:61176069)、中国博士后科学基金(批准号:2012T50771)和教育部新世纪优秀人才支持计划(批准号:NCET-11-0062)资助的课题.

摘要: 本文提出一种高k介质电导增强SOI LDMOS新结构(HK CE SOI LDMOS),并研究其机理. HK CE SOI LDMOS的特征是在漂移区两侧引入高k介质,反向阻断时,高k介质对漂移区进行自适应辅助耗尽,实现漂移区三维RESURF效应并调制电场,因而提高器件耐压和漂移区浓度并降低导通电阻. 借助三维仿真研究耐压、比导通电阻与器件结构参数之间的关系. 结果表明,HK CE SOI LDMOS与常规超结SOI LDMOS相比,耐压提高16%–18%,同时比导通电阻降低13%–20%,且缓解了由衬底辅助耗尽效应带来的电荷非平衡问题.

English Abstract

参考文献 (16)

目录

    /

    返回文章
    返回