搜索

文章查询

x

留言板

尊敬的读者、作者、审稿人, 关于本刊的投稿、审稿、编辑和出版的任何问题, 您可以本页添加留言。我们将尽快给您答复。谢谢您的支持!

姓名
邮箱
手机号码
标题
留言内容
验证码

控制氧化层对双势垒纳米硅浮栅存储结构性能的影响

丁宏林 刘 奎 王 祥 方忠慧 黄 健 余林蔚 李 伟 黄信凡 陈坤基

控制氧化层对双势垒纳米硅浮栅存储结构性能的影响

丁宏林, 刘 奎, 王 祥, 方忠慧, 黄 健, 余林蔚, 李 伟, 黄信凡, 陈坤基
PDF
导出引用
导出核心图
计量
  • 文章访问数:  3327
  • PDF下载量:  1082
  • 被引次数: 0
出版历程
  • 收稿日期:  2007-11-10
  • 修回日期:  2007-12-05
  • 刊出日期:  2008-07-20

控制氧化层对双势垒纳米硅浮栅存储结构性能的影响

  • 1. 南京大学物理系,固体微结构国家重点实验室,南京 210093
    基金项目: 

    国家自然科学基金(批准号:90301009,60571008),国家重大科学研究计划项目(批准号:2006CB932202)资助的课题.

摘要: 在等离子体增强化学气相沉积(PECVD)系统中,利用逐层淀积非晶硅(a-Si)和等离子体氧化相结合的方法制备二氧化硅(SiO2)介质层.电容电压(C-V)和电导电压(G-V)测量结果表明:利用该方法在低温(250 ℃)条件下制备的SiO2介质层均匀致密,其固定氧化物电荷和界面态密度分别为9×1011cm-2和2×1011cm-2·eV-1,击穿场强达4.6 MV/cm,与热氧化形成的SiO2介质层的性质相当.将该SiO2介质层作为控制氧化层应用在双势垒纳米硅(nc-Si)浮栅存储结构中,通过调节控制氧化层的厚度,有效阻止栅电极与nc-Si之间的电荷交换,延长存储时间,使存储性能得到明显改善.

English Abstract

目录

    /

    返回文章
    返回