搜索

x

留言板

尊敬的读者、作者、审稿人, 关于本刊的投稿、审稿、编辑和出版的任何问题, 您可以本页添加留言。我们将尽快给您答复。谢谢您的支持!

姓名
邮箱
手机号码
标题
留言内容
验证码

超薄栅下LDD nMOSFET器件GIDL应力下退化特性

陈海峰 郝 跃 马晓华 唐 瑜 孟志琴 曹艳荣 周鹏举

超薄栅下LDD nMOSFET器件GIDL应力下退化特性

陈海峰, 郝 跃, 马晓华, 唐 瑜, 孟志琴, 曹艳荣, 周鹏举
PDF
导出引用
计量
  • 文章访问数:  4203
  • PDF下载量:  1307
  • 被引次数: 0
出版历程
  • 收稿日期:  2006-08-01
  • 修回日期:  2006-08-14
  • 刊出日期:  2007-07-11

超薄栅下LDD nMOSFET器件GIDL应力下退化特性

  • 1. 西安电子科技大学微电子学院,西安 710071
    基金项目: 

    国家自然科学基金(批准号:60376024)资助的课题.

摘要: 对1.4nm超薄栅LDD nMOSFET器件栅致漏极泄漏GIDL(gate-induced drain leakage)应力下的阈值电压退化进行了研究.GIDL应力中热空穴注进LDD区界面处并产生界面态,这导致器件的阈值电压变大.相同栅漏电压VDG下的不同GIDL应力后阈值电压退化量的对数与应力VD/VDG的比值成正比.漏偏压VD不变的不同GIDL应力后阈值电压退化随着应力中栅电压的增大而增大,相同栅偏压VG下的不同GIDL应力后阈值电压退化也随着应力中漏电压的增大而增大,这两种应力情形下退化量在半对数坐标下与应力中变化的电压的倒数成线性关系,它们退化斜率的绝对值分别为0.76和13.5.实验发现器件退化随着应力过程中的漏电压变化远大于随着应力过程中栅电压的变化.

English Abstract

目录

    /

    返回文章
    返回